制作非挥发性存储元件的方法技术

一种制作非挥发性存储元件的方法，包括：提供一底材，具有第一介电层、导体层及第三介电层；转移埋藏扩散区图案于第二介电层与第一导体层；形成并回蚀刻第三介电层以形成间隙壁；离子布植以形成埋藏扩散区於底材内；形成并回蚀刻第二导体层；氧化第二导体层表面；移除第二介电层；形成第三导体层于底材、第四导体层于第三导体层上；形成第四介电层于第四导体层上；转移字符线图案于第四介电层、第四导体层与第三导体层；形成第五介电层於底材上、第六介电层於第五介电层上；回蚀刻第六介电层；形成第七介电层於底材上以及形成接触洞于第七介电层与氧化物层。此方法使制作空间增加并防止接触窗蚀刻所造成的问题与元件失效。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种制作存储元件的方法，特别是一种有关於。
技术介绍
在超大型集成电路与极超大型集成电路中常需使用接触(Contact)来连接多层电路结构。在集成电路的发展过程中，当元件尺寸推进至次微米的技术层次，传统的接触不但逐渐不敷需求，同时在许多方面还限制了元件的性能。在接触面积随元件尺寸缩小的同时接触电阻也将随之升高，尤其是当扩散区域随元件尺寸缩小时，接触窗与扩散区域的对准则成为一项难题，为了避免接触窗与扩散区域的对准失误造成制作问题与元件失效，常需预留会降低元件集成度的对准失误的空间，或是维持甚至增加扩散区域的面积，但增加扩散区域的面积会增加底材与扩散区域间的接合电容因而拖慢元件的速度。因此，有鉴於上述传统技术的缺点，因此极需提出提出一种可克服接触窗对准失误的问题的。
技术实现思路
本专利技术的一目的为提供一种，以提高微影制作空间、防止接触窗蚀刻所造成的制作问题与元件失效并提供可靠的非挥发性存储元件结构。为了实现上述的目的，根据本专利技术一方面的，其特点是至少包括提供一底材，该底材上有一第一介电层、一第一导体层於该第一介电层上及一第三介电层於该第一导体层上；转移一埋藏扩散区图案进入该第二介电层与该第一导体层以曝露出该第一介电层并形成数条导线；形成一第三介电层覆盖该底材；回蚀刻该第三介电层以曝露出该底材与该第二介电层并形成间隙壁邻接於该导线的侧壁；执行一离子布植步骤以形成埋藏扩散区於该底材内；形成一第二导体层于该底材上；回蚀刻该第二导体层使其高度低于间隙壁；氧化该第二导体层表面以形成一氧化物层；移除该第二介电层；形成一第三导体层于该底材上；形成一第四导体层于该第三导体层上；形成一第四介电层于该第四导体层上；转移一字符线图案进入该第四介电层、该第四导体层与该第三导体层以暴露出该氧化物层，该字符线图案包含数条约与该导线垂直的字元线；形成一第五介电层於该底材上；形成一第六介电层於该第五介电层上；回蚀刻该第六介电层以暴露出该第五介电层；形成一第七介电层於该底材上；以及形成接触洞进入该第七介电层与该氧化物层以暴露出该导线。根据本专利技术另一方面的，其特点是至少包括提供一硅底材，该底材上有一二氧化硅层、一第一多晶硅层於该二氧化硅层上及一第一氮化硅层於该第一多晶硅层上；转移一埋藏扩散区图案进入该第一氮化硅层与该第一多晶硅层以曝露出该二氧化硅层并形成数条导线；形成一高温氧化物层覆盖该硅底材回蚀刻该高温气化物层以曝露出该硅底材与该第一氮化硅层并形成间隙壁邻接於该导线的侧壁；执行一离子布植步骤以形成埋藏扩散区於该硅底材内；形成一第二多晶硅层于该硅底材上；回蚀刻该第二多晶硅层使其高度低于该间隙壁；氧化该第二多晶硅层表面以形成一氧化物层；移除该第一氮化硅层；形成一第三多晶硅层于该硅底材上；形成一硅化钨层于该第三多晶硅层上；形成一第二氮化硅层于该硅化钨层上；转移一字符线图案进入该第二氮化硅层、该硅化钨层与该第三多晶硅层以暴露出该氧化物层，该字符线图案包含数条大致与该导线垂直的字符线；形成一第一介电层於该硅底材上；形成一第二介电层於该第一介电层上；回蚀刻该第二介电层以暴露出该第一介电层；形成一内层介电层於该硅底材上；以及形成接触洞进入该内层介电层与该氧化物层以暴露出该导线。根据本专利技术又一方面的，其特点是至少包括提供一底材，该底材上有一第一介电层、一第一导体层於该第一介电层上及一第二介电层於该第一导体层上；转移一埋藏扩散区图案进入该第二介电层与该第一导体层以曝露出该第一介电层并形成数条导线；形成一第三介电层覆盖该底材；以一干式蚀刻法回蚀刻该第三介电层以曝露出该底材与该第二介电层并形成间隙壁邻接於该导线的侧壁；执行一离子布植步骤以形成埋藏扩散区於该底材内；形成一第二导体层於该底材上；回蚀刻该第二导体层使其高度低於该间隙壁；氧化该第二导体层表面以形成一氧化物层；移除该第二介电层；形成一第三导体层於该底材上；形成一第四导体层於该第三导体层上；形成一第四介电层於该第四导体层上；转移一字符线图案进入该第四介电层、该第四导体层与该第三导体层以暴露出该氧化物层，该字符线图案包含数条大致与该导线垂直的字符线；形成一第五介电层於该底材上；形成一第六介电层於该第五介电层上；以一干式蚀刻法回蚀刻该第六介电层以暴露出该第五介电层形成一内层介电层於该底材上；以及形成接触洞进入该内层介电层与该氧化物层以暴露出该导线。木专利技术利用升高埋藏扩散区多品硅层与间隙壁以形成接触，使制作空间可以增加；间隙壁用作为蚀刻终止层，当接触窗发生对准失误时，间隙壁可防止接触窗蚀刻所造成的制作问题与元件失效。为更清楚理解本专利技术的目的、特点和优点，下面将结合附图对本专利技术的较佳 附图说明图1是显示本专利技术非挥发性存储元件的俯视图；图2A是显示一具有一氧化层、一导体层及一介电层於其上的底材的剖视示意图；图2B是显示转移一埋藏扩散导线的图案进入图2A中所示的结构并形成一介电层覆盖其上结果的剖视示意图；图2C是显示回蚀刻图2B中所示的介电层并形成埋藏扩散导线於底材内与一导体层并回蚀刻此导体层的结果的剖视示意图；图2D是显示移除介电层，依序形成二导体层与一介电层的结果的剖视示意图；图3A是显示蚀刻图2D中的介电层与二导体层并形成图1中所示的字符线的结果的剖视示意图；图3B是显示以回蚀刻介电层以形成邻接於字符线侧壁的间隙，接着形成一内层介电层的结果的剖视示意图；图3C是显示蚀刻内层介电层、氧化物层与介电层以形成图1中所示的接触洞的结果的剖视示意图；及图4是显示图1中沿4A-4A’方向的剖面结构剖视示意图。具体实施例方式在此必须说明的是以下描述的制作步骤及结构并不包含集成电路的完整制作。本专利技术可以通过各种集成电路工艺技术来实施，在此仅提及了解本专利技术所需的有关制作技术。以下将根据本专利技术所附图示进行详细的说明，请注意图示均为简单的形式，实际上存储体元件结构是复杂得多的。参考图1所示，显示本专利技术非挥发性存储元件的俯视图。图中显示埋藏扩散导线112、字符线132、接触窗134与间隙壁126。为了简化起见图中仅显示间隙壁126的一部份。以下将说明本专利技术的制作具有自行对准接触的非挥发性存储元件的方法。图2A至图2D为图1中沿2A-2A’方向的制作步骤流程。图3A至图3C为图1中沿3A-3A’方向的制作步骤流程。图4为图1中沿4A-4A’方向的剖视图。参考图2A所示，图中显示一底材10，此底材100上有一氧化物层12、一导体层104于氧化物层102上及一介电层16於导体层104上。底材100以具有<100>结晶方向的硅底材为佳。氧化物层102可以传统的湿式或干式氧化法形成。导体层104至少包含一多晶硅层，但不限於一多晶硅层。此多晶硅层可以传统的化学气相沉积法形成例如以硅甲烷为前驱物的低压化学气相沉积法。导体层104的厚度以约1500埃较佳。介电层106至少包含一气化硅层，但不限於一氮化硅层，此氮化硅层可以传统的化学气相沉积法形成，例如以二氯硅烷(SiH2Cl或Dichlorosilane)与氨(NH3)或硅甲烷(SiH3或Silane)与NH4为前驱物的低压化学气相沉积法。参考图2B所示，图中显示以传统的微影与蚀刻步骤转移一埋藏扩散导线112的图案进入介电层106与导体层104以暴本文档来自技高网...

【技术保护点】
一种制作非挥发性存储元件的方法，其特征在于至少包括： 提供一底材，该底材上有一第一介电层、一第一导体层於该第一介电层上及一第三介电层於该第一导体层上； 转移一埋藏扩散区图案进入该第二介电层与该第一导体层以曝露出该第一介电层并形成数条导线； 形成一第三介电层覆盖该底材； 回蚀刻该第三介电层以暴露出该底材与该第二介电层并形成间隙壁邻接於该导线的侧壁； 执行一离子布植步骤以形成埋藏扩散区於该底材内； 形成一第二导体层于该底材上； 回蚀刻该第二导体层使其高度低于间隙壁； 氧化该第二导体层表面以形成一氧化物层； 移除该第二介电层； 形成一第三导体层于该底材上； 形成一第四导体层于该第三导体层上； 形成一第四介电层于该第四导体层上； 转移一字符线图案进入该第四介电层、该第四导体层与该第三导体层以暴露出该氧化物层，该字符线图案包含数条约与该导线垂直的字元线； 形成一第五介电层於该底材上； 形成一第六介电层於该第五介电层上； 回蚀刻该第六介电层以暴露出该第五介电层； 形成一第七介电层於该底材上；以及 形成接触洞进入该第七介电层与该氧化物层以暴露出该导线。...

【技术特征摘要】
1.一种制作非挥发性存储元件的方法，其特征在于至少包括提供一底材，该底材上有一第一介电层、一第一导体层於该第一介电层上及一第三介电层於该第一导体层上；转移一埋藏扩散区图案进入该第二介电层与该第一导体层以曝露出该第一介电层并形成数条导线；形成一第三介电层覆盖该底材；回蚀刻该第三介电层以曝露出该底材与该第二介电层并形成间隙壁邻接於该导线的侧壁；执行一离子布植步骤以形成埋藏扩散区於该底材内；形成一第二导体层于该底材上；回蚀刻该第二导体层使其高度低于间隙壁；氧化该第二导体层表面以形成一氧化物层；移除该第二介电层；形成一第三导体层于该底材上；形成一第四导体层于该第三导体层上；形成一第四介电层于该第四导体层上；转移一字符线图案进入该第四介电层、该第四导体层与该第三导体层以暴露出该氧化物层，该字符线图案包含数条约与该导线垂直的字元线；形成一第五介电层於该底材上；形成一第六介电层於该第五介电层上；回蚀刻该第六介电层以暴露出该第五介电层；形成一第七介电层於该底材上；以及形成接触洞进入该第七介电层与该氧化物层以暴露出该导线。2.如权利要求1所述的方法，其特征在于，该第一导体层的厚度为1500埃。3.如权利要求1所述的方法，其特征在于，该第二导体层与该第三导体层包含多晶硅层。4.如权利要求1所述的方法，其特征在于，该第四导体层包含一硅化钨层。5.如权利要求1所述的方法，其特征在于，该第四介电层包含一氮化硅层。6.如权利要求1所述的方法，其特征在于，该第五介电层包含一高温氧化物层。7.如权利要求1所述的方法，其特征在于，该第六介电层包含一氮化硅层。8.一种制作非挥发性存储元件的方法，其特征在于至少包括；提供一硅底材，该底材上有一二氧化硅层、一第一多晶硅层於该二氧化硅层上及一第一氮化硅层於该第一多晶硅层上；转移一埋藏扩散区图案进入该第一氮化硅层与该第一多晶硅层以曝露出该二氧化硅层并形成数条导线；形成一高温氧化物层覆盖该硅底材回蚀刻该高温气化物层以曝露出该硅底材与该第...

【专利技术属性】
技术研发人员：林春荣，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]