快闪存储器的记忆单元的制造方法技术

一种快闪存储器的记忆单元的制造方法，其步骤为：主要于半导体基底表面形成主动区，于主动区内依序形成第一绝缘层、第一导电层与遮蔽层，移除部分的遮蔽层后形成第一开口，实施离子植入制程，实施氧化制程以形成浮动栅极绝缘层，移除遮蔽层后，去除部分的第一导电层及第一绝缘层形成浮动栅极，于形成第二绝缘层与第二导电层后，去除部分的第二导电层与第二绝缘层以形成控制栅极，同时形成第二开口与第三开口，接着于第二开口底部的半导体基底表层形成源极区，再于第二及第三开口侧壁形成绝缘侧壁层，然后于第三开口底部的半导体基底表层形成漏极区，本发明专利技术制程可改善复晶硅尖端的尖锐度，提高浮动栅极的尖端放电速度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种存储器的制造方法，尤指一种快闪存储器记忆单元的制造方法如附图说明图1B所示，移除部分的第一遮蔽层120以形成第一开口125，露出第一导电层115表面。如图1C所示，接着进行氧化制程，使外露的第一导电层115表面形成浮动栅极氧化层130。其中鸟嘴(bird’s beak)137形成于浮动栅极氧化层130左、右二侧的尖端部分。如图1D所示，以等向性蚀刻步骤去除第一遮蔽层120之后，以浮动栅极氧化层130为硬式罩幕，实施非等向性蚀刻步骤，依序去除部分的第一导电层115与第一绝缘层110，留下浮动栅极氧化层130以下的第一导电层115与第一绝缘层110，露出基底100表面。残留的第一导电层115即为浮动栅极136，残留的第一绝缘层110自此以第一栅极绝缘层112表示。其中，位于鸟嘴137下方的浮动栅极136侧尖端的复晶硅尖端(polytip)138，是作为快闪存储器消除记忆时尖端放电用。接着，实施氧化法或化学气相沉积法(CVD)形成由氧化硅所构成，厚度约为50-250埃的第二绝缘层132，覆盖基底100与浮动栅极氧化层130表面，并覆盖浮动栅极136与第一栅极绝缘层112的侧壁。如图1E所示，形成厚度约1000-2000埃的第二导电层135，例如是经掺杂的复晶硅层，覆盖在第二绝缘层132表面。如图1F所示，实施微影与蚀刻制程，移除部分的第二导电层135与第二绝缘层132以形成第二开口142及第三开口144，残留的第二导电层135即为控制栅极170，残留的第二绝缘层132则以第二栅极绝缘层155表示。如图1G所示，植入磷或砷等N型杂质离子进入半导体基底100，于第二开口142内的半导体基底100表层形成源极区180。接着，沉积一层氧化层(未显示)覆盖控制栅极170的表面与侧壁、第二栅极绝缘层155的侧壁、浮动栅极氧化层130的表面、浮动栅极136与第一栅极绝缘层112的侧壁。接着实施一蚀刻制程去除部分的前述氧化层，于第二开口142与第三开口144的侧壁形成绝缘侧壁层150。其次，植入磷或砷等N型杂质离子进入半导体基底100，于第三开口144内的半导体基底100表层形成漏极区190，至此即完成已知的快闪存储器的记忆单元的制造。当快闪存储器的集成度急速增加，为达到高集成度的要求，所有记忆单元元件的尺寸都必须缩小。请再参考图1D，因已知技术制作浮动栅极136时，其浮动栅极绝缘层130是采用氧化法所形成，形成于浮动栅极绝缘层130二侧的鸟嘴(bird’s beak)137不但尖而且长，当以浮动栅极绝缘层130为硬式罩幕以形成浮动栅极136时，复晶硅尖端(poly tip)138即形成于浮动栅极136的二侧且位于鸟嘴137下方，但因鸟嘴137尖而且长，造成复晶硅尖端(poly tip)138不够尖锐，因此，快闪存储器于消除记忆时所进行的尖端放电速度较慢而使得电荷的释放不完全，严重影响快闪存储器的整体寿命及产品表现。为了达到上述目的，本专利技术提出一种，其制造方法包括下列步骤提供半导体基底，于该半导体基底表面形成主动区，再于主动区内的该基底表面形成第一绝缘层，然后于该第一绝缘层表面形成第一导电层，之后再于该第一导电层表面形成一遮蔽层。接着，去除部分遮蔽层形成第一开口，露出部分的第一导电层表面，然后，进行离子植入制程，将离子以特定的入射角度植入第一开口底部且外露的第一导电层表面，再进行氧化制程，使位于第一开口底部且被植入离子的第一导电层表面氧化，以形成浮动栅极氧化层，其中浮动栅极氧化层的二侧形成鸟嘴。实施一蚀刻制程，以去除遮蔽层，再实施另一蚀刻制程，以浮动栅极氧化层为硬式罩幕，依序去除部分的第一导电层与第一绝缘层，露出基底表面，仅留下被浮动栅极氧化层所遮蔽的第一导电层与第一绝缘层，其中残留的第一导电层形成浮动栅极，残留的第一绝缘层形成第一栅极绝缘层，而位于鸟嘴下方的浮动栅极二侧的尖端则形成复晶硅尖端，其次，形成第二绝缘层覆盖基底与浮动栅极氧化层的表面以及浮动栅极与第一栅极绝缘层的侧壁，接着，形成第二导电层覆盖第二绝缘层表面，移除部分的第二导电层与第二绝缘层以形成第二开口及第三开口，残留的第二导电层形成控制栅极，残留的第二绝缘层形成第二栅极绝缘层。接着，于该第二开口内的该半导体基底表层形成源极区，再形成一绝缘层覆盖该控制栅极的表面与侧壁、该第二栅极绝缘层的侧壁与该浮动栅极区的表面与侧壁以后，去除部分的该绝缘层，于第一开口与第二开口的各个侧壁形成绝缘侧壁层，然后，再于该第三开口内的该半导体基底表层形成漏极区之后，即完成快闪存储器记忆单元的制造。因本专利技术在氧化制程时，氧分子可以更为深入第一导电层的内部，而使得第一导电层表层的氧化制程更为充分，因此所形成的浮动栅极氧化层的鸟嘴会较已知制程所形成的肥厚且较短，因此本专利技术制程所形成的复晶硅尖端较已知制程更为尖锐，其放电效果更佳。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式作详细说明。具体实施例方式起始步骤如图2A所示，基底200为一如硅、锗的半导体材质，而形成方式则有磊晶或绝缘层上有硅等，为说明方便，在此以一P型硅基底为例。首先是对P型硅基底200实施区域氧化法或浅沟渠隔绝(STI)制程来形成场绝缘层(未显示)，并借该场绝缘层隔离出主动区(未显示)。其次在主动区内的基底200表面，形成第一绝缘层210，此第一绝缘层210厚度约为50-200埃，可以是由氧化法所形成的氧化硅所构成。接着形成厚度约100-2000埃的第一导电层215于第一绝缘层210表面，此第一导电层215可以是由化学气相沉积法(CVD)沉积的复晶硅层所构成，为使第一导电层215具有导电性，可利用扩散或离子植入法植入砷离子或磷离子，或者利用同步掺杂的方式以形成经掺杂的复晶硅层。接着，于第一导电层215表面形成遮蔽层220，此遮蔽层220可以是由低压化学气相沉积法(LPCVD)或热氧化法所形成厚度约500-2000埃的氧化硅所构成。请参考图2B，进行微影与蚀刻制程，移除部分的遮蔽层220以形成第一开口225，露出第一导电层215表面。然后，于离子植入机内进行离子植入制程，将离子，例如是磷离子、砷离子或属于钝气离子的氩离子或其他钝气的离子，以特定的入射角度植入第一开口225底部，外露的第一导电层215表面，此特定的角度约与法线成0-60度，离子植入的能量会因离子的种类与重量的不同而有差异，约为20KeV-200KeV之间。利用高速的离子撞击一导电层215表层以彻底破坏硅晶格结构，离子越大则导电层215遭受破坏的深度越深。如果第一导电层215是以扩散或离子植入法植入砷离子或磷离子形成经掺杂的复晶硅层时，则此离子植入步骤所植入的离子可以为钝气离子的氩离子；如果第一导电层215是利用同步掺杂的方式形成经掺杂的复晶硅层时，则此离子植入步骤所植入的离子可以为砷离子或磷离子，也可以是钝气离子的氩离子。请参考图2C，接着进行氧化制程，使位于第一开口225底部且被植入离子的第一导电层215表面氧化以形成浮动栅极氧化层230。此氧化制程可以是湿氧化制程。在图2B的离子植入制程中，因外露的第一导电层215表层的硅晶格已因为离子的撞击而毁坏，于进行此氧化制程时，氧分子可以本文档来自技高网...

【技术保护点】
一种快闪存储器的记忆单元的制造方法，其特征在于包括下列步骤： 提供半导体基底； 于该半导体基底表面形成主动区； 于主动区内的该基底表面形成第一绝缘层； 于该第一绝缘层表面形成第一导电层； 于该第一导电层表面形成一遮蔽层； 去除部分该遮蔽层形成第一开口，露出部分的该第一导电层表面； 进行离子植入制程，将离子以特定的入射角度植入该第一开口底部且外露的该第一导电层表面； 进行氧化制程，使位于该第一开口底部且被植入离子的该第一导电层表面氧化，以形成浮动栅极氧化层； 实施一蚀刻制程，以去除该遮蔽层； 实施另一蚀刻制程，以该浮动栅极氧化层为硬式罩幕，依序去除部分的该第一导电层与第一绝缘层，露出该基底表面，仅留下被该浮动栅极氧化层所覆盖的该第一导电层与第一绝缘层，其中残留的该第一导电层形成浮动栅极，残留的该第一绝缘层形成第一栅极绝缘层； 形成第二绝缘层覆盖该基底与浮动栅极氧化层的表面以及浮动栅极与第一栅极绝缘层的侧壁； 形成第二导电层覆盖该第二绝缘层表面； 移除部分的该第二导电层与第二绝缘层以形成第二开口及第三开口，残留的该第二导电层形成控制栅极，残留的该第二绝缘层形成第二栅极绝缘层； 于该第二开口内的该半导体基底表层形成源极区； 于该第二开口与第三开口的侧壁形成绝缘侧壁层；以及 于该第三开口内的该半导体基底表层形成漏极区。...

【技术特征摘要】
1.一种快闪存储器的记忆单元的制造方法，其特征在于包括下列步骤提供半导体基底；于该半导体基底表面形成主动区；于主动区内的该基底表面形成第一绝缘层；于该第一绝缘层表面形成第一导电层；于该第一导电层表面形成一遮蔽层；去除部分该遮蔽层形成第一开口，露出部分的该第一导电层表面；进行离子植入制程，将离子以特定的入射角度植入该第一开口底部且外露的该第一导电层表面；进行氧化制程，使位于该第一开口底部且被植入离子的该第一导电层表面氧化，以形成浮动栅极氧化层；实施一蚀刻制程，以去除该遮蔽层；实施另一蚀刻制程，以该浮动栅极氧化层为硬式罩幕，依序去除部分的该第一导电层与第一绝缘层，露出该基底表面，仅留下被该浮动栅极氧化层所覆盖的该第一导电层与第一绝缘层，其中残留的该第一导电层形成浮动栅极，残留的该第一绝缘层形成第一栅极绝缘层；形成第二绝缘层覆盖该基底与浮动栅极氧化层的表面以及浮动栅极与第一栅极绝缘层的侧壁；形成第二导电层覆盖该第二绝缘层表面；移除部分的该第二导电层与第二绝缘层以形成第二开口及第三开口，残留的该第二导电层形成控制栅极，残留的该第二绝缘层形成第二栅极绝缘层；于该第二开口内的该半导体基底表层形成源极区；于该第二开口与第三开口的侧壁形成绝缘侧壁层；以及于该第三开口内的该半导体基底表层形成漏极区。2.如权利要求1所述的快闪存储器的记忆单元的制造方法，其特征在于形成的该半导体基底是硅基底。3.如权利要求1所述的快闪存储器的记忆单元的制造方法，其特征在于形成的该第一绝缘层是由氧化法所形成的氧化硅所构成。4.如权利要求1所述的快闪存储器的记...

【专利技术属性】
技术研发人员：林瑄智，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]