用SIGE BICMOS集成方案制造多晶-多晶电容器的方法技术

一种用ＢｉＣＭＯＳ工艺来制造集成的多晶－多晶电容器的方法，它包括在淀积ＣＭＯＳ晶体管的栅电极的过程中制作多晶－多晶电容器的下平板电极；以及在生长异质结双极晶体管的ＳｉＧｅ基区的过程中制作上ＳｉＧｅ平板电极。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到BiCMOS(亦即双极互补金属氧化物半导体(CMOS))工艺，更确切地说是涉及到与SiGe异质结双极晶体管集成的多晶硅-多晶硅亦即多晶-多晶电容器的制造方法。
技术介绍
在半导体器件制造领域中，CMOS和BiCMOS技术已经被广泛地用来将非常复杂的模拟-数字子系统集成到单个芯片上。在这种子系统中，通常需要高精度的电容器。目前能够获得几种电容器，包括扩散-多晶电容器、多晶-多晶电容器、和金属-金属电容器。为了满足当前这一代集成器件对高精度电容器的需要，越来越多地采用了多晶-多晶电容器。尽管其精度很高，但多晶-多晶电容器由于比较容易制作并具有优于扩散-多晶电容器但劣于金属-金属电容器的电学特性，因而是高的成本与理想的电容器特性之间的一种折中。然而，制造金属-金属电容器比制造多晶-多晶电容器困难得多。而且，已知多晶-多晶电容器具有比MOS(亦即扩散-多晶)电容器线性更好的V-C关系。MOS电容器的介质来自热生长在重掺杂扩散区上的氧化物。相反，多晶-多晶电容器的介质通常是淀积的化学汽相淀积(CVD)氧化物，且可靠性要求使得到的氧化物比热氧化物能够实现得更厚。因此，MOS电本文档来自技高网...

【技术保护点】
一种用ＢｉＣＭＯＳ工艺来制造集成的多晶－多晶电容器的方法，它包含在淀积ＣＭＯＳ晶体管的栅电极的过程中制作多晶－多晶电容器的下平板电极；以及在生长异质结双极晶体管的ＳｉＧｅ基区的过程中制作上ＳｉＧｅ平板电极。

【技术特征摘要】
1.一种用BiCMOS工艺来制造集成的多晶-多晶电容器的方法，它包含在淀积CMOS晶体管的栅电极的过程中制作多晶-多晶电容器的下平板电极；以及在生长异质结双极晶体管的SiGe基区的过程中制作上SiGe平板电极。2.权利要求1的方法，其中用下列步骤来制作所述下平板电极在待要制作多晶-多晶电容器的器件区中的部分隔离区上，制作第一多晶硅层；在所述第一多晶硅层周围，制作第一氮化物间隔；在所述第一多晶硅层和所述第一氮化物间隔上，淀积氮化物层；以及将第一导电类型的离子注入到所述第一多晶硅层中，以便形成所述多晶-多晶电容器的所述下平板电极。3.权利要求2的方法，其中用下列步骤来制作所述上SiGe平板电极清除部分所述氮化物层，以便形成第二氮化物间隔并暴露部分所述下平板电极；在所述下平板电极的至少所述暴露部分上，制作叠层膜，所述叠层膜包含氧化物层、第二多晶硅层和SiGe层；将不同于所述第一导电类型的第二导电类型离子注入到所述SiGe层和所述第二多晶硅层中；对至少所述SiGe层和所述第二多晶硅层进行腐蚀，以便形成所述多晶-多晶电容器的所述上平板电极；以及对所述上SiGe平板电极的所有暴露表面进行自对准硅化。4.权利要求3的方法，其中在自对准硅化之前，在部分所述上SiGe平板电极上制作图形化保护性氮化物层。5.权利要求2的方法，其中用下列步骤来制作所述上SiGe平板电极在至少所述氮化物层上，制作叠层膜，所述叠层膜包含氧化物层、第二多晶硅层和SiGe层；将不同于所述第一导电类型的第二导电类型离子注入到所述SiGe层和所述第二多晶硅层中；对至少所述SiGe层和所述第二多晶硅层进行腐蚀，以便形成所述多晶-多晶电容器的所述上SiGe平板电极；以及对所述上SiGe平板电极的所有暴露表面进行自对准硅化。6.权利要求5的方法，其中在自对准硅化之前，在部分所述上SiGe平板电极上制作图形化保护性氮化物层。7.一种用BiCMOS工艺来制造集成的多晶-多晶电容器的方法，它包含下列步骤(a)在待要制作多晶-多晶电容器的器件区中的部分隔离区上，制作第一多晶硅层；(b)在所述第一多晶硅层周围，制作第一氮化物间隔；(c)在所述第一多晶硅层和所述第一氮化物间隔上，淀积氮化物层；(d)将第一导电类型的离子注入到所述第一多晶硅层中，以便形成所述多晶-多晶电容器的下电极；(e)清除部分所述氮化物层，以便形成第二氮化物间隔并暴露部分所述下电极；(f)在所述下电极的至少所述暴露部分上，制作叠层膜，所述叠层膜包含氧化层、第二多晶硅层、和SiGe层；(g)将不同于所述第一导电类型...

【专利技术属性】
技术研发人员：道格拉斯D库鲍科，詹姆斯S杜恩，斯蒂芬A斯特翁奇，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]