半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法技术

以高度精确和经济的方式在半导体上制造线路并且以高度精确和经济的方式在电极上形成凸起的手段。（１）一种半导体器件，包括半导体、用于形成线路的金属箔和半导体上的导体线路，和在半导体上制造导体线路的方法，包括以下步骤：在半导体的形成电极的表面覆盖用于形成线路的金属箔，光刻金属箔以制作抗蚀布线图案，蚀刻金属箔，清除抗蚀剂以得到线路。（２）一种半导体器件，包括用于制造线路的多层金属箔，这种金属箔取代了（１）中描述的半导体器件的用于形成线路的金属箔；在半导体上制造具有凸起的导体线路的方法，包括（１）中描述的方法的步骤，并且还包括以下步骤：对用于形成线路的多层金属箔进行光刻以构成用于形成凸起的抗蚀布线图案，通过有选择的蚀刻形成凸起；清除阻蚀层。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及形成有导体线路的半导体器件，制造导体线路的方法，形成有具有凸起(bump)的导体线路的半导体器件，和制造具有凸起的导体线路的方法。
技术介绍
近来，涉及IC芯片小型化、提高性能和增加封装密度与管脚数量的技术有了显著进步。另一方面，由于芯片体积的减小和管脚数量的增加，芯片的电极间距变得越来越窄。如果电极阵列的电极间距减小，则在插入件或印刷布线板上安装芯片时需要有较高的精度。这造成不受欢迎的设备成本增加。因此，需要在芯片上重新排列芯片周围具有较小间距的电极以增加电极间距，以便于后续的安装。为了重新排列电极，需要在形成电极的芯片表面上构成导体线路。传统方法是通过汽相沉积过程形成线路，这导致成本增加。另一方面，有必要在重新排列的电极上形成凸起。形成凸起需要更高的成本。本专利技术的目的是解决所述现有技术中的问题，其目标是提供允许以经济和高度精确的方式在半导体上形成线路并且允许以高度精确和廉价的方式在电极上形成凸起的装置。
技术实现思路
通过使用粘合金属箔和陶瓷的技术，本专利技术人在形成有电路的半导体芯片或圆片的形成电极的表面覆盖用于形成线路的金属箔，此前已提出了所述粘合技术的专利申请(参见国际待审专利公开说明书WO99/58470)。接着蚀刻金属箔以形成线路。这样，本专利技术人得出在半导体上形成线路的解决方案，从而实现了上述目标之一。在形成凸起方面，本专利技术人提出，为了允许蚀刻过程单独形成具有凸起的线路，可以在半导体芯片等的形成电极的表面覆盖用于形成线路的多层金属箔。即，如权利要求1所述的专利技术提供了包括半导体、用于形成线路的金属箔和半导体上的导体线路的半导体器件(此后称作本专利技术的第一实施例)。在这种情况下，用于布线的金属箔最好包括铜、铝、镍或两种或更多种所述金属的合金。在这种情况下，用于布线的金属箔最好是厚度为1至50微米的金属箔。如本专利技术权利要求4所述，通过一种在半导体上制造导体线路的方法可以制造这种基于本专利技术第一实施例的半导体器件，该方法包括以下步骤在半导体的形成电极的表面覆盖用于布线的金属箔；在金属箔上制作抗蚀布线图案；蚀刻金属箔；清除抗蚀剂以得到线路。在这种情况下，用于布线的金属箔最好包括铜、铝、镍或两种或更多种所述金属的合金。在这种情况下，用于布线的金属箔最好是厚度为1至50微米的金属箔。在这种情况下，半导体最好具有覆盖在其一个表面上的金属薄膜。金属薄膜最好由镍组成。权利要求9所述的专利技术提供了一种包括半导体、用于布线的多层金属箔、半导体上的凸起和导体线路的半导体器件(此后称作本专利技术的第二实施例)。在这种情况下，用于布线的多层金属箔最好是包括铜、铝、镍或两种或更多种所述金属的合金的金属叠层。此外，用于布线的多层金属箔最好是包括用于形成凸起的铜或焊锡箔、镍阻蚀层和布线铜箔的金属叠层。最好通过电镀层叠出镍阻蚀层。在这种情况下，用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，电镀镍阻蚀层厚度为0.5至3微米，布线铜箔厚度为1至100微米。在这种情况下，最好通过包覆箔层技术构成镍阻蚀层。用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，镍包层阻蚀层厚度为1至10微米，布线铜箔厚度为1至100微米。此外，在这种情况下用于布线的多层金属箔最好是包括用于形成凸起的铜或焊锡箔，和用于布线的铝或银箔的金属叠层。在这种情况下，用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，用于形成线路的铝或银箔厚度为1至100微米。通过在半导体上制造具有凸起的导体线路的方法可以制造这种基于本专利技术第二实施例的半导体器件，该方法包括以下步骤在半导体的形成电极的表面上覆盖用于布线的多层金属箔；对多层金属箔进行光刻以制作用于形成凸起的抗蚀布线图案；通过有选择地蚀刻制造凸起；清除阻蚀层；制作用于布线的抗蚀布线图案；通过蚀刻制作线路；清除抗蚀剂以得到线路。在这种情况下，用于布线的多层金属箔最好是包括铜、铝、镍或两种或更多种所述金属的合金的金属叠层。在这种情况下，用于布线的多层金属箔最好是包括用于形成凸起的铜或焊锡箔、镍阻蚀层和布线铜箔的金属叠层。在这种情况下，最好通过电镀层叠出镍阻蚀层。用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，电镀镍阻蚀层厚度为0.5至3微米，布线铜箔厚度为1至100微米。在这种情况下，最好通过包覆箔层技术构成镍阻蚀层。用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，镍包层阻蚀层厚度为1至10微米，布线铜箔厚度为1至100微米。此外，在这种情况下用于布线的多层金属箔最好是包括用于形成凸起的铜或焊锡箔，和用于布线的铝或银箔的金属叠层。用于布线的多层金属箔的用于形成凸起的铜或焊锡箔最好具有5至100微米的厚度，用于形成线路的铝或银箔厚度为1至100微米。在这种情况下，半导体最好具有覆盖在其一个表面上的金属薄膜。金属薄膜最好由镍组成。附图说明图1是说明基于本专利技术第一实施例的电路制造过程的一个步骤(在半导体圆片上覆盖用于布线的铜箔)的截面图；图2是说明基于本专利技术第一实施例的电路制造过程的一个步骤(制作抗蚀布线图案)的截面图；图3是说明基于本专利技术第一实施例的电路制造过程的一个步骤(有选择地蚀刻铜箔以制造线路)的截面图；图4是说明基于本专利技术第二实施例的电路制造过程的一个步骤(在半导体圆片上覆盖用于布线的金属叠层)的截面图；图5是说明基于本专利技术第二实施例的电路制造过程的一个步骤(制作用于形成凸起的抗蚀布线图案)的截面图；图6是说明基于本专利技术第二实施例的电路制造过程的一个步骤(有选择地蚀刻铜箔)的截面图；图7是说明基于本专利技术第二实施例的电路制造过程的一个步骤(有选择地蚀刻镍阻蚀层并且制造凸起)的截面图；图8是说明基于本专利技术第二实施例的电路制造过程的一个步骤(制作用于布线的抗蚀布线图案)的截面图；图9是说明基于本专利技术第二实施例的电路制造过程的一个步骤(有选择地蚀刻铜箔并且制造线路)的截面图。具体实施例方式首先描述本专利技术的第一实施例。本专利技术的第一实施例涉及包括半导体、用于形成线路的金属箔和半导体上的导体线路的半导体器件。用于布线的金属箔的材料没有特别限制，可以包含本领域通常使用的材料。然而优选的金属材料包含铜、铝、镍或两种或更多种所述金属的合金。用于布线的金属箔的厚度可以为1至50微米，最好是5至20微米。可用半导体的例子包含本领域通常使用的芯片、圆片等等。可以按照需要的形式形成导体线路。通过一种在半导体上制造导体线路的方法可以制造这种基于本专利技术第一实施例的半导体器件，该方法包括以下步骤在半导体的形成电极的表面覆盖用于布线的金属箔；在金属箔上制作抗蚀布线图案；蚀刻金属箔；清除抗蚀剂以完成布线。可用基底的例子包含本领域通常使用的基底，例如半导体圆片、芯片等等。用于布线的金属箔最好使用厚度为1至50微米的铜箔(图1)。在某些情况下，可以对半导体圆片进行表面清洁，并且接着进行溅射，汽相淀积等处理，从而在其表面覆盖金属薄膜。这利于在半导体上覆盖金属箔。对于制造薄膜的金属，在半导体芯片电极由铝构成的情况下可以把铬、钼、钨等用作防护金属(barrier metal)。然而在后续步骤中难以通过蚀刻清除这种金属。因此本文档来自技高网...

【技术保护点】
一种半导体器件，包括半导体、用于形成线路的金属箔和半导体上的导体线路。

【技术特征摘要】
【国外来华专利技术】JP 2000-1-12 4041/001.一种半导体器件，包括半导体、用于形成线路的金属箔和半导体上的导体线路。2.如权利要求1所述的半导体器件，其中所述用于形成线路的金属箔包括铜、铝、镍或两种或更多种所述金属的合金。3.如权利要求1或2所述的半导体器件，其中所述用于形成线路的金属箔厚度为1至50微米。4.在半导体上制造导体线路的方法，包括以下步骤在半导体的形成电极的表面覆盖用于形成线路的金属箔；光刻金属箔以制作抗蚀布线图案；蚀刻金属箔；清除抗蚀剂以得到线路。5.如权利要求4所述的制造导体线路的方法，其中所述用于形成线路的金属箔包括铜、铝、镍或两种或更多种所述金属的合金。6.如权利要求4或5所述的制造导体线路的方法，其中所述用于形成线路的金属箔厚度为1至50微米。7.如权利要求4至6中任何一个所述的制造导体线路的方法，其中半导体具有覆盖在其一个表面上的金属薄膜。8.如权利要求7所述的制造导体线路的方法，其中所述金属薄膜由镍构成。9.一种半导体器件，包括半导体、用于形成线路的多层金属箔、半导体上的凸起以及导体线路。10.如权利要求9所述的半导体器件，其中所述用于形成线路的多层金属箔是包括铜、铝、镍或两种或更多种所述金属的合金的金属叠层。11.如权利要求9或10所述的半导体器件，其中所述用于形成线路的多层金属箔是包括用于形成凸起的铜或焊锡箔、镍阻蚀层和布线铜箔的金属叠层。12.如权利要求11所述的半导体器件，其中通过电镀层叠出镍阻蚀层。13.如权利要求12所述的半导体器件，其中所述用于形成线路的多层金属箔的用于形成凸起的铜或焊锡箔具有5至100微米的厚度，电镀镍阻蚀层厚度为0.5至3微米，布线铜箔厚度为1至100微米。14.如权利要求11所述的半导体器件，其中通过包覆箔层构成镍阻蚀层。15.如权利要求14所述的半导体器件，其中所述用于形成线路的多层金属箔的用于形成凸起的铜或焊锡箔具有5至100微米的厚度，镍包层阻蚀层厚度为1至10微米，布线铜箔厚度为1至100微米。16.如权利要求9或10所述的半导体器件，其中所述用于形成线路的多层金属箔是包括用于形成凸起的铜或焊锡箔，和用于形成线路的铝或银箔的金属叠层。...

【专利技术属性】
技术研发人员：西條谨二，大泽真司，冈本浩明，吉田一雄，
申请(专利权)人：东洋钢钣株式会社，
类型：发明
国别省市：JP[日本]