多层配线装置和配线方法以及配线特性分析和预测方法制造方法及图纸

本发明专利技术的多层配线装置，具备：在同一方向上保持间距排列的多条配线（Ｍ１ａ，Ｍ１ｂ，…，Ｍ１ｈ，Ｍ２ａ，Ｍ２ｂ，…，Ｍ２ｆ、Ｍ３ａ，Ｍ３ｂ，…，Ｍ３ｈ）的，该保持间距排列的方向相互交叉地叠层的多个配线层（Ｍ１，Ｍ２，Ｍ３）。还具备：所述多个配线层（Ｍ１，Ｍ２，Ｍ３）的，使所述多条配线（Ｍ１ａ，Ｍ１ｂ，…，Ｍ１ｈ、Ｍ２ａ，Ｍ２ｂ，…，Ｍ２ｆ、Ｍ３ａ，Ｍ３ｂ，…，Ｍ３ｈ）相互连接，以使相邻配线得到各不相同的第１、第２电位的多个接点部（Ｖｉａ－１ａａ，－１ａｂ、Ｖｉａ－１ｂａ，－１ｂｂ，…，－１ｂｊ、Ｖｉａ－２ａａ，－２ａｂ、Ｖｉａ－２ｂａ，－２ｂｂ，…，－２ｂｊ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及。更详细地说，涉及采用微细间隔多层配线结构的并排配线间电容形成的去耦电容。
技术介绍
在大规模集成电路(以下称“LSI”)中，迄今为止对电路的电源电压及电流供应是稳定的。但随着电路数目的增大、芯片面积增大，更由于高速动作，在电路中出现瞬间大电流流动，因配线阻抗及电感引起的电源线(VDD配线，VSS配线)的电压降(电源噪音)导致电路发生误动作等弊病。将去耦电容插入VDD配线、VSS配线间可减轻这种弊病。即亦，为减轻所述弊病，以往采用在LSIpackage插件的VDD引线(pin)与VSS引线间插入陶瓷电容器的方法。但是，虽然这种方法对减低输入输出驱动等的电源噪声有效，但对于减少芯片内的大电流在高速驱动电路产生的电源噪声(尖峰脉冲电流)则不起作用。作为减低电源噪声的其他方法，已知有采用MOSFET(Metal OxideSemiconductor Field Effect Transistor)的栅极氧化膜电容的方法。该方法使用MOSFET的栅极氧化膜电容，在VDD配线、VSS配线间设置去耦电容，以此使吸收所述尖峰脉冲电流。作为用来使电源噪声减低的方法，这种方法是有效的本文档来自技高网...

【技术保护点】
一种多层配线装置，其特征在于， 包括 同一方向上保持间距排列的多条配线（Ｍ１ａ，Ｍ１ｂ，…，Ｍ１ｈ、Ｍ２ａ，Ｍ２ｂ，…，Ｍ２ｆ、Ｍ３ａ，Ｍ３ｂ，…，Ｍ３ｈ）的，其保持间距排列的方向相互交叉地叠层的多个配线层（Ｍ１，Ｍ２，Ｍ３），以及 使所述多条配线（Ｍ１ａ，Ｍ１ｂ，…，Ｍ１ｈ、Ｍ２ａ，Ｍ２ｂ，…，Ｍ２ｆ、Ｍ３ａ，Ｍ３ｂ，…，Ｍ３ｈ）相互连接，以使所述多个配线层（Ｍ１，Ｍ２，Ｍ３）的相邻的配线得到各不相同的第１、第２电位的多个接点部（Ｖｉａ－１ａａ，－１ａｂ、Ｖｉａ－１ｂａ，－１ｂｂ，…，－１ｂｊ、Ｖｉａ－２ａａ，－２ａｂ、Ｖｉａ－２ｂａ，－２ｂｂ，…，－２ｂｊ）。

【技术特征摘要】
JP 2002-2-22 2002-0467651.一种多层配线装置，其特征在于，包括同一方向上保持间距排列的多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)的，其保持间距排列的方向相互交叉地叠层的多个配线层(M1，M2，M3)，以及使所述多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)相互连接，以使所述多个配线层(M1，M2，M3)的相邻的配线得到各不相同的第1、第2电位的多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)。2.如权利要求1所述的多层配线装置，其特征在于，所述相邻的配线构成VDD、VSS间的去耦电容。3.如权利要求1所述的多层配线装置，其特征在于，所述多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)至少被设置于某配线层的最外侧的配线与别的配线层的配线之间。4.如权利要求1所述的多层配线装置，其特征在于，所述多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)含有在某配线层的最外侧的配线与别的配线层的最外侧的配线间必然设置的第1接点部(Via-1aa，-1ab、Via-2aa，-2ab)，以及在某配线层的最外侧的配线与别的配线层的最外侧以外的配线间有选择地设置的第2接点部(Via-1ba，-1bb，…，-1bj、Via-2ba，-2bb，…，-2bj)。5.如权利要求4所述的多层配线装置，其特征在于，所述某配线层的最外侧的配线是与VDD、VSS电位供给源连接的VDD配线(M1a，M2a，M3a)、VSS配线(M1h，M2f，M3h)，所述别的配线层的最外侧以外的配线是也可以作为信号线利用的配线(M1b～M1g，M2b～M2e，M3b～M3g)。6.如权利要求1所述的多层配线装置，其特征在于，所述多个配线层(M1，M2，M3)及所述多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)形成多层配线结构的配线元件块(21)。7.一种多层配线装置，其特征在于，具备使在同一方向上保持间距排列多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)的多个配线层(M1，M2，M3)，通过多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)在纵方向上连接形成的多层配线结构的配线元件块(21)；所述多个配线层(M1，M2，M3)形成叠层，并使各配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)保持间距排列的方向相互交叉，且向相邻的配线供给各不相同的第1、第2电位。8.如权利要求7所述的多层配线装置，其特征在于，所述相邻的配线构成VDD、VSS间的去耦电容。9.如权利要求7所述的多层配线装置，其特征在于，在所述多个配线层(M1，M2，M3)的，某配线层的多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)中，至少2条配线(M1a，M2a，M3a、M1h，M2f，M3h)得到来自VDD、VSS电位供给源提供的VDD、VSS电位，同时，这2条配线中的1条通过分别配置在与上一层或下一层的配线层中的多条配线中的奇数编号或偶数编号的配线的各交点上的穿孔接点，与所述奇数编号或偶数编号的配线电气连接，另1条通过分别配置在与上一层或下一层的配线层中的多条配线的偶数编号或奇数编号的配线的各交点上的穿孔接点，与所述偶数编号或奇数编号的配线电气连接。10.如权利要求9所述的多层配线装置，其特征在于，被提供所述VDD、VSS电位的至少2条配线(M1a，M1h、M2a，M2f、M3a，M3h)分别位于所述多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)的最外侧。11.一种多层配线装置，其特征在于，具备使在同一方向上保持间距排列p(i)条(i＝3～k)配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h/22a，22b，22c，22d，22e，22f，22g，22h，22i，22j，22k，22m、23a，23b，23c，23d，23e，23f，23g，23h，23i，23j，23k，23m)的n个(n≥2)的配线层(M1，M2，M3/M3，M2)，通过多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)在纵方向的连接形成的，由m层(m≥n)构成的多层配线结构的配线元件块(21、31/21a，21b，…，21f)；所述n个的配线层(M1，M2，M3/M3，M2)形成叠层，在叠层时使各配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h/22a，22b，22c，22d，22e，22f，22g，22h，22i，22j，22k，22m、23a，23b，23c，23d，23e，23f，23g，23h，23i，23j，23k，23m)保持间距排列的方向相互交叉，且在所述p(i)条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h/22a，22b，22c，22d，22e，22f，22g，22h，22i，22j，22k，22m、23a，23b，23c，23d，23e，23f，23g，23h，23i，23j，23k，23m)中，s(j)条(s(j)≤p(i)-2，j＝1～k-2)也可以用作信号线的配线(M1b～M1g、M2b～M2e、M3b～M3g/22b，22c，22d，22e，22f，22g，22h，22i，22j，22k、23b，23c，23d，23e，23f，23g，23h，23i，23j，23k)被分配，同时除所述信号线外的相邻配线被提供各不相同的第1、第2电位。12.如权利要求11所述的多层配线装置，其特征在于，所述相邻的配线构成VDD、VSS间的去耦电容。13.如权利要求11所述的多层配线装置，其特征在于，在所述n个的配线层(M1，M2，M3/M3，M2)的，某配线层中的p(i)条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h/22a，22b，22c，22d，22e，22f，22g，22h，22i，22j，22k，22m、23a，23b，23c，23d，23e，23f，23g，23h，23i，23j，23k，23m)中，至少2条配线是由VDD、VSS电位供给源供给VDD、VSS电位的VDD配线(M1a，M2a，M3a/22m，23m)、VSS配线(M1h，M2f，M3h/22a，23a)；所述VDD配线(M1a，M2a，M3a/22m，23m)，通过各交点上分别配置的穿孔接点，与上一层或下一层的配线层中的，除信号线以外的相邻配线中得到所述VDD电位供应的配线电气连接，所述VSS配线(M1h，M2f，M3h/22a，23a)通过各交点上分别配置的穿孔接点，与上一层或下一层的配线层中，除信号线以外的相邻配线中得到所述VSS电位供应的配线电气连接。14.如权利要求13所述的多层配线装置，其特征在于，所述VDD配线(M1a，M2a，M3a/22m，23m)，VSS配线(M1h，M2f，M3h/22a，23a)分别位于所述p(i)条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h/22a，22b，22c，22d，22e，22f，22g，22h，22i，22j，22k，22m、23a，23b，23c，23d，23e，23f，23g，23h，23i，23j，23k，23m)的最外侧。15.如权利要求11所述的多层配线装置，其特征在于，所述配线元件块(21，31/21a，21b，…，21f)配置得与半导体芯片(11，11’/11a)的电源网格配线平面重合。16.如权利要求15所述的多层配线装置，其特征在于，所述...

【专利技术属性】
技术研发人员：增田弘生，
申请(专利权)人：半导体理工学研究中心股份有限公司，
类型：发明
国别省市：JP[日本]