形成接触孔的方法技术

本发明专利技术提供一种形成接触孔的方法包括下列步骤：首先，提供一衬底，该衬底上形成有一多晶硅栅极结构，并且在该多晶硅栅极结构的两侧的衬底中形成有源极／漏极区域。形成一扩散阻挡层于该衬底、该多晶硅栅极层及该源极／漏极区域上。至少一内层介电层形成于该扩散阻挡层上。形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极／漏极区域中之一的开口。利用该图案化的多晶硅层来作为一硬掩模，以蚀刻该内层介电层，直到暴露出该扩散阻挡层为止。将该图案化的多晶硅层氧化成为一氧化硅层。去除在该源极／漏极区域中之一上的所暴露的该扩散阻挡层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在半导体工艺中，特别是涉及一种用以防止在一多晶硅硬掩模的顶部上形成硅化钛(TiSi2)及防止一MOS晶体管的源/漏极区域氧化的。
技术介绍
我们知道，由于在一半导体衬底中的个别装置及用以连接该装置的内连图案化导电层尺寸的缩小，而使得不断地增加该半导体衬底上的集成电路密度成为一种趋势。为了进一步大大地增加封装密度，半导体需要具有额外的要求，例如光刻成像技术的改良分辨率及改良的等离子体蚀刻技术。由于集成电路的密度越来越高，所以形成于一内层介电层中的接触孔的尺寸会变得更小。当接触孔影像的尺寸小于0.25μm时，则必须使用更短波长的紫外线来曝露″潜像(Latent Images)″于一光致抗蚀剂层中，该光致抗蚀剂层随后用以作为该等接触孔的蚀刻掩模。结果，下一代工艺技术将需要更薄的光致抗蚀剂层来完成所需的高分辨率。不幸地，该内层介电层必须保留合理的厚度，以便最小化该内层介电层的电容量及一RC电路弛豫。结果，该等接触孔需要相当大的长径比(深度/宽度)。因而，当蚀刻接触孔时，蚀刻深的接触孔而不会侵蚀到相对薄的光致抗蚀剂将会变得更困难。为了解决上述问题，美国专利第6,025,2本文档来自技高网...

【技术保护点】
一种形成接触孔的方法，其包括下列步骤： 提供一衬底，其具有一多晶硅栅极结构，形成于该衬底上，以及源极／漏极区域，形成于该多晶硅栅极结构的两侧的衬底中； 形成一扩散阻挡层于该衬底、该多晶硅结构、该源／漏极区域上； 形成至少一内层介电层于该扩散阻挡层上； 形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极／漏极区域中之一的开口； 使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到该扩散阻挡层曝露为止，藉以形成一接触孔于该源／漏极区域中之一的上方的该内层介电层中； 将该图案化的多晶硅层氧化成为一氧化硅层；以及 去除在该源／...

【技术特征摘要】
1.一种形成接触孔的方法，其包括下列步骤提供一衬底，其具有一多晶硅栅极结构，形成于该衬底上，以及源极/漏极区域，形成于该多晶硅栅极结构的两侧的衬底中；形成一扩散阻挡层于该衬底、该多晶硅结构、该源/漏极区域上；形成至少一内层介电层于该扩散阻挡层上；形成一图案化的多晶硅层于该内层介电层上，该图案化的多晶硅层具有一对应于该源极/漏极区域中之一的开口；使用该图案化的多晶硅层作为一硬掩模，以蚀刻该内层介电层，直到该扩散阻挡层曝露为止，藉以形成一接触孔于该源/漏极区域中之一的上方的该内层介电层中；将该图案化的多晶硅层氧化成为一氧化硅层；以及去除在该源/漏极区域中之一上的所曝露的该扩散阻挡层。2.如权利要求1所述的方法，更包括下列步骤沿着该接触孔的内壁形成一Ti/TiN层；以及形成一钨插塞于该Ti/TiN层上，藉以填充该接触孔。3.如权利要求2所述的方法，其中形成该Ti/TiN层及形成该钨插塞的步骤藉由金属溅射法及化学气相沉积工艺所完成。4.如权利要求1所述的方法，其中形成该扩散阻挡层的步骤是藉由化学气相沉积工艺所完成的。5.如权利要求1所述的方法，其中形成该至少一内层介电层的步骤包括藉由化学气相沉积及化学机械式抛光工艺依序形成一BPSG层及一TEOS层于该扩散阻挡层上。6.如权利要求1所述的方法，其中形成该图案化的多晶硅层的步骤藉由化学气相沉积、光刻成像及干蚀刻工艺所完成。7.如权利要求1所述的方法，其中蚀刻该内层介电层的步骤藉由干蚀刻工艺所完成。8.如权利要求1所述的方法，其中氧化该图案化的多晶硅层的步骤藉由热氧化工艺所完成。9.如权利要求1所述的方法，其中去除在该源极/漏极区域中之一上的所曝露的该...

【专利技术属性】
技术研发人员：叶芳裕，陈俊哲，董明圣，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]