电子器件材料的制造方法技术

一种具有优良电气特性的绝缘层或半导体层的高质量ＭＯＳ型半导体等的电子器件材料的制造方法。包括在以单晶硅为主要成分的被处理基体上实施ＣＶＤ处理形成绝缘膜的工序，以及将所述被处理基体暴露在通过具有多个缝隙的平面天线部件（ＳＰＡ）对处理气体辐射微波而生成的等离子体中，并使用此等离子体将所述绝缘膜改性的工序。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及适合半导体或。本专利技术的例如可以适合用于形成MOS型半导体结构。
技术介绍
一直以来，在形成构成半导体或半导体材料的多个层时，使用各种层形成技术。作为这些层形成技术代表技术，例如可以举出真空蒸镀、喷镀、以及CVD(化学气相淀积)方法。在这些层形成技术中，因为CVD方法具有层形成的成膜速度快、可以在较短时间内成膜的特征，所以在制造以MOS型半导体器件为主的各种半导体或半导体器件材料时，多道工序都使用它。本专利技术的制造方法一般可以广泛使用于电子器件材料的制造，但是在这里为说明方便，将以称作闪存存储器的非易失性存储器的一种形式的EPROM为例子，作为本专利技术的
技术介绍
来进行说明。EPROM具有如图12所示的多层结构。参考图12，在p型单晶硅所构成的被处理基体100上，由SiO2构成的绝缘层101和用多晶硅构成的半导体层102及103形成规定图案并相互层叠的层，以及在其上淀积的金属(铝、铜等)所构成的金属层104构成此EPROM多层结构。在这样的半导体器件中，为形成由多晶硅构成的半导体层102、103或层间的SiO2层，广泛使用上述CVD方法。但是，使用CVD方法成膜本文档来自技高网...

【技术保护点】
一种电子器件材料的制造方法，包括，将至少包含电子器件用的衬底和在该衬底上配置的绝缘膜的被处理基体暴露在通过具有多个缝隙的平面天线部件的微波辐射处理气体而生成的等离子体中，将所述绝缘膜改性的工序。

【技术特征摘要】
JP 2001-1-25 17664/011.一种电子器件材料的制造方法，包括，将至少包含电子器件用的衬底和在该衬底上配置的绝缘膜的被处理基体暴露在通过具有多个缝隙的平面天线部件的微波辐射处理气体而生成的等离子体中，将所述绝缘膜改性的工序。2.如权利要求1所述电子器件材料的制造方法，其中，所述电子器件用的衬底是半导体材料。3.如权利要求1或者2所述电子器件材料的制造方法，其中，所述电子器件用的衬底是以单晶硅为主要成分的衬底。4.如权利要求1～3中任一项所述电子器件材料的制造方法，其中，所述电子器件用的衬底是液晶器件材料。5.如权利要求1～4中任一项所述电子器件材料的制造方法，其中，所述绝缘膜是使用CVD形成的绝缘膜。6.如权利要求1～5中任一项所述电子器件材料的制造方法，其中，所述处理气体包含稀有气体，以及氧(O2)和/或氮(N2)、氢(H2)。7.如权利要求1～6中任一项所述电子器件材料的制造方法，其中，所述稀有气体是氪、氩或者氦。8.如权利要求7所述电子器件材料的制造方法，其中，所述处理气体是包含流量为1～1000sccm的O2；流量为200～3000sccm的氪、氦、氙或者氩；以及流量为1～200sccm的氢的气体。9.如权利要求1～8中任一项所述电子器件材料的制造方法，其中，所述绝缘膜是氧化硅(SiO2)膜，此绝缘膜的改性在室温～700℃的温度下进行。10.如权利要求1～9中任一项所述电子器件材料的制造方法，其中，所述绝缘膜是SiO2膜，此绝缘膜的改性在20～5000mTorr的压力下进行。11.如权利要求1～10中任一项所述电子器件材料的制造方法，其中，所述等离子体以0.5～5W/cm2的输出而形成。12.一种电子器件材料的制造方法，包括，将至少包含电子器件用的衬底、在该衬底上配置的第一SiO2膜、在该第一SiO2膜上配置的第一多晶硅层、以及第一多晶硅层上配置的第二SiO2膜的被处理基体暴露在通过具有多个缝隙的平面天线部件的微波辐射处理气体而生成的等离子体中，将所述第二SiO2膜改性的工序。13.如权利要求12所述电子器件材料的制造方法，其中，在所述第二SiO2膜上形成...

【专利技术属性】
技术研发人员：菅原卓也，中西敏雄，尾﨑成则，松山征嗣，村川惠美，多田吉秀，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[日本]