【技术实现步骤摘要】
本专利技术涉及一种集成电路，该电路具有多阈值电压CMOS中的非易失性数据存储电路，以实现低功耗，本专利技术特别涉及一种能够简化电源布局并避免在数据恢复操作中出现错误操作的集成电路。
技术介绍
已经提出了多阈值电压CMOS(MTCMOS)作为减少LSI(大规模集成电路)中能耗的技术。根据该MTCMOS技术，例如，如下面的非专利文献1中所述，使用了低Vth晶体管的高电流驱动能力和高Vth晶体管的低泄漏品质来实现高速的操作和低的能耗。例如，可以利用低Vth晶体管构建具有预定功能的组合逻辑电路来实现高速操作。然而，在低Vth晶体管中，会在等待期间或者休眠模式期间(下文中将称作“休眠模式”)产生泄漏电流而导致能耗升高。因此，配备了通过休眠开关连接到高电源VDD或者低电源VSS上的模拟电源线(虚拟电源线)，并且把组合逻辑电路连接到此模拟电源线上，从而在休眠模式期间，可以通过关闭休眠开关来抑制泄漏电流。休眠开关由高Vth晶体管构成，所以可以抑制休眠开关断开时泄漏电流的产生。因而根据MTCMOS技术，可以通过在休眠模式期间将部分或全部电路的休眠开关断开来抑制泄漏电流。然而，因...
【技术保护点】
【技术特征摘要】
1.一种集成电路，包括休眠开关，位于第一电源线和第二电源线之间，其由具有第一阈值电压的晶体管构成且在休眠模式时变为非导通；锁存电路，连接到所述的第二电源线上，其由具有比所述第一阈值电压低的第二阈值电压的晶体管构成；铁电电容器，用于根据其铁电膜的极化方向存储所述锁存电路中保持的数据；以及控制信号发生电路，用于在从所述的休眠模式返回活动模式时，产生极板信号以驱动所述铁电电容器的端子，从而根据极化方向在所述锁存电路中产生电压，并在驱动所述铁电电容器之后产生休眠信号，使所述的休眠开关导通，从而激活所述锁存电路。2.一种集成电路，包括休眠开关，位于第一电源线和第二电源线之间，由具有第一阈值电压的晶体管构成，且在休眠模式时变为非导通，在高电源线侧和低电源线侧都提供有第一和第二电源线以及休眠开关；锁存电路，其连接到所述高电源线侧的第二电源线和所述低电源线侧的第二电源线上，由具有比所述第一阈值电压低的第二阈值电压的晶体管构成；铁电电容器，用于根据其铁电膜的极化方向而存储在所述锁存电路中保持的数据；以及控制信号发生电路，用于在从所述的休眠模式返回活动模式时，产生极板信号以驱动所述铁电电容器的端子，从而根据极化方向在所述锁存电路中产生电压，并在驱动所述铁电电容器之后产生休眠信号，使所述高电源线侧和低电源线侧的一对休眠开关导通，从而激活所述锁存电路。3.根据权利要求1或2所述的集成电路，其中，所述的铁电电容器包含至少一对铁电电容器，每个铁电电容器的一个端子分别连接到所述锁存电路的一对存储端子上，以及向所述铁电电容器的另外一个端子提供所述极板信号，从而在所述锁存电路的一对存储端子中生成基于所述铁电电容器的极化方向的电压。4.根据权利要求1或2所述的集成电路，其中，所述的铁电电容器包含两对铁电电容器，每个铁电电容器的一个端子分别连接到所述锁存电路的一对存储端子上，以及通过极板信号驱动与所述锁存电路的各个存储端子相连的铁电电容器对中一个铁电电容器的其它端子极板信号，从而根据与各个存储端子相连的铁电电容器对的极化方向，在所述锁存电路的一对存储端子中分别产生电压。5.根据权利要求3所述的集成电路，其中，在进入到所述的休眠模式时，向所述的铁电电容器的另一个端子提供所述的极板信号，从而根据所述锁存电路的存储端子对的电压电平而将所述的铁电电容器设置为预定的极化状态。6.根据权利要求4所述的集成电路，其中，在进入到所述的休眠模式时，向所述的铁电电容器对的另一个端子提供所述的极板信号，从而根据所述锁存电路的存储端子对的电压电平而将所述的铁电电容器对设置为预定的极化状态。7.根据权利要求1或2所述的集成电路，还包含开关电路，其位于所述的铁电电容器和所述的锁存电路之间，在由所述休眠模式返回所述活动模式时进入导通状态，且在活动模式期间进入到非导通状态。8.根据权利要求7所述的集成电路，其中，当从所述的休眠模式返...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。