【技术实现步骤摘要】
本专利技术涉及一种包括高耐压性的MOS晶体管的，特别涉及一种包括具有偏置漏极结构的高耐压性MOS晶体管及其制造方法。
技术介绍
在最近几年，随着个人计算机和家用电视接收器的尺寸变大，显示器市场迅速扩大。当前，在显示器领域，阴极射线管是最流行的显示器，因为它具有良好的可视性，例如，高分辨率、高亮度、大视角和高对比度。另一方面，随着显示器的尺寸变大，这种较大的显示器需要较大的面积，该增加的面积受到关注。因此，除了液晶显示器和投影显示器之外，例如有机电致发光显示器这样可以大大地减小其厚度的平板显示器目前被期望作为取代阴极射线管的下一代显示器。相应地，在半导体领域中，对可以形成高耐压驱动IC(例如高耐压显示驱动器IC)的高耐压工艺的需求。一种具有常规结构的MOS晶体管具有所谓的对称结构，其中第二导电型源区和漏区被形成在作为背栅极区的第一导电型半导体阱区中，并且栅极通过未示出的栅绝缘膜形成在源区和漏区之间的半导体阱区的表面上。在这种MOS晶体管中，随着栅极长度的减小，在沟道区中的电阻成份减小，从而MOS可以以更高的速度而工作。但是，在具有上述结构的MOS晶体管中，如果栅...
【技术保护点】
一种半导体器件包括ＭＯＳ晶体管，其中第二导电型源区形成在第一导电型半导体区域上，并且电连接到第二导电型漏区，形成具有比所述漏区的杂质浓度更低的杂质浓度的一个偏移漏区，所述偏移漏区包括不与所述第一导电型半导体区域相重叠的部分以及与第一导电型半导体区域的部分表面相重叠的部分，以及一个栅极形成在从所述源区和所述偏移漏区之间的沟道区通过栅绝缘膜延伸到部分偏移漏区的表面上。
【技术特征摘要】
JP 2001-8-30 262063/20011.一种半导体器件包括MOS晶体管，其中第二导电型源区形成在第一导电型半导体区域上，并且电连接到第二导电型漏区，形成具有比所述漏区的杂质浓度更低的杂质浓度的一个偏移漏区，所述偏移漏区包括不与所述第一导电型半导体区域相重叠的部分以及与第一导电型半导体区域的部分表面相重叠的部分，以及一个栅极形成在从所述源区和所述偏移漏区之间的沟道区通过栅绝缘膜延伸到部分偏移漏区的表面上。2.根据权利要求1所述的半导体器件，其中所述偏移漏区形成在第一导电型杂质导入区被第二导电型杂质所抵消的区域与第一导电型半导体区域的部分表面相重叠的部分上。3.根据权利要求1所述的半导体器件，其中所述偏移漏区不与所述第一导电型半导体区域相重叠的部分以及所述偏移漏区与所述第一导电型半导体区域的部分表面相重叠的部分都形成在一个第二导电型区域。4.根据权利要求1所述的半导体器件，其中所述偏移漏区不与所述第一导电型半导体区域相重叠的部分由第二导电型区域所形成，并且所述偏移漏区与所述第一导电型半导体区域的部分表面相重叠的部分由具有比所述第一导电型半导体区域的杂质浓度更低的杂质浓度的第一导电型区域所形成。5.根据权利要求1所述的半导体器件，其中所述MOS晶体管被形成为构成CMOS晶体管的一个第二导电型沟道MOS晶体管，所述第一导电型半导体区域被形成作为所述第二导电型沟道MOS晶体管的一个背栅极区，并且在形成构成该CMOS晶体管的第一导电型沟道MOS晶体管的背栅极区的同时形成所述偏移漏区。6.根据权利要求1所述的半导体器件，其中进一步包括一个第一导电型元件分离层，其在形成所述第一导电型半导体区域的同时形成在用于分离所述MOS晶体管的一个分离区之下。7.根据权利要求6所述的半导体器件，其中通过有选择的氧化，由一个场绝缘层形成所述分离区，并且通过注入离子使得在所述场绝缘层下方的半导体表面到达杂质浓度峰值而形成所述第一导电型半导体区域和所述第一导电型元件分离层。8.根据权利要求1所述的半导体器件，其中所述第一导电型半导体区域在形成有一个沟道区的表面上具有以均匀浓度形成的整个区域。9.一种制造半导体器件的方法，包括如下步骤用于在一个半导体基底上形成分离一个元件形成区的分离区的步骤；用于在所述元件形成区上形成第一导电型半导体区域的步骤；用于形成偏移漏区的步骤，该偏移漏区包括不与第一导电型半导体区域相重叠的部分以及与第一导电型半导体区域的部分表面相重叠的部分，并且其具有比漏区的杂质浓度更低的杂质浓度；用于分别在所述第一导电型半导体区域和所述偏移漏区上形成第二导电型源区的步骤；以及用于在从所述源区和所述偏移漏区之间的所述第一导电型半导体区域所构成的沟道区通过一个栅绝缘膜延伸到偏移漏区的一个表面上形成一个栅极的步骤。10.一种半导体器件制造方法，包括如下步骤在已经于第一导电型半导体基片上形成第二导电型掩埋区以及已经形成第二导电型外延层之后，通过有选择地氧化而形成用于分离一个元件形成区的场绝缘层的步骤；用于在所述元件形成区上形成第一导电型半导体区域的步骤；...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。