半导体组件、累积模式多重栅晶体管及其制造方法技术

本发明专利技术是关于一种半导体组件、累积模式多重闸晶体管及其制造方法。本发明专利技术的半导体组件的结构包括：一累积模式（ａｃｃｕｍｕｌａｔｉｏｎ　ｍｏｄｅ）多重闸晶体管，其中上述累积模式多重闸晶体管包括：至少一半导体鳍部，位于一绝缘层上，其中该半导体鳍部分别含有具有第一掺杂类型的一源极、一漏极以及一沟道区；一闸介电层，位于上述沟道区上；以及一多重闸电极，于上述闸介电层上。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种半导体组件及其制造方法，且特别是有关于一种多重闸晶体管及其制造方法，本专利技术的多重闸晶体管具有设置有源极与漏极的一鳍部(fin)以及扩展至此鳍部的多侧的一闸电极，进而构成具有多个栅极的晶体管。
技术介绍
美国第6,413,802号专利揭露了一种多重闸晶体管(multiple gatetransistor)，其具有包含晶体管的源极与漏极的一鳍部(fin)以及扩展至此鳍部两侧的闸电极以构成晶体管的两栅极。因此，上述专利是揭露了一种含有双重栅极的多重闸晶体管的实例。多重闸晶体管通常具有位于源极与漏极间的一沟道区，以及用以防止由源极流向漏极的漏电流的一阻障。然而，当晶体管的尺寸缩小时，将增加源极/漏极与沟道区间的相互影响而降低了上述对于漏电流的阻障。如此而增加了如漏电流等因素并将导致如短沟道效应等的不期望效应。于单一晶体管中的多重栅极可改善耦合于栅极以及沟道区的电容，并增加了用以控制晶体管的临界电压以及于晶体管处的浮置电压偏压的信道区电位的栅极控制能力以及抑制了短沟道效应。于如美国第6,344,405号专利所揭露的现有晶体管中，沟道区具有第一类型掺质而用于源极与漏本文档来自技高网...

【技术保护点】
一种半导体组件，包括：一累积模式多重闸晶体管，其中该累积模式多重闸晶体管包括：至少一半导体鳍部，位于一绝缘层上，其中该半导体鳍部分别含有具有第一掺杂类型的一源极、一漏极以及一沟道区；一闸介电层，位于该沟道区上；以及　 　一多重闸电极，于该闸介电层上。

【技术特征摘要】
US 2003-5-9 10/434,6181.一种半导体组件，包括一累积模式多重闸晶体管，其中该累积模式多重闸晶体管包括至少一半导体鳍部，位于一绝缘层上，其中该半导体鳍部分别含有具有第一掺杂类型的一源极、一漏极以及一沟道区；一闸介电层，位于该沟道区上；以及一多重闸电极，于该闸介电层上。2.根据权利要求1所述的半导体组件，更包括一增强模式多重闸晶体管，位于该绝缘层上。3.根据权利要求2所述的半导体组件，其中该累积模式多重闸晶体管为一N沟道晶体管，而该增强模式多重闸晶体管为一P沟道晶体管。4.根据权利要求2所述的半导体组件，其中该累积模式多重闸晶体管为一P沟道晶体管，而该增强模式多重闸晶体管为一N沟道晶体管。5.一种累积模式多重闸晶体管，包括一半导体鳍部，位于一绝缘层上，其中该半导体鳍部分别含有具有相同掺杂类型的一源极、一漏极以及一沟道区；一闸介电层，位于该沟道区上；以及一多重闸电极，于该闸介电层上。6.根据权利要求5所述的累积模式多重闸晶体管，其中该沟道区具有高于每平方公分1018的掺杂浓度。7.根据权利要求5所述的累积模式多重闸晶体管，其中该沟道区具有相同于该源极与该漏极的掺杂浓度。8.根据权利要求5所述的累积模式多重闸晶体管，更包括形成于闸电极侧边上的间隔物。9.根据权利要求5所述的累积模式多重闸晶体管，其中该多重闸晶体管为一双重闸晶体管。10.根据权利要求5所述的累积模式多重闸晶体管，其中该多重闸晶体管为一三重闸晶体管。11.根据权利要求5所述的累积模式多重闸晶体管，其中该多重闸晶体管为一Ω场效应晶体管。12.一种半导体组件的制造方法，包括下列步骤提供覆盖有一绝缘层的一半导体基材，于该绝缘层上设置有具有第一掺杂类型的一半导体鳍部；形成一闸介电层，覆盖于一部分的该半导体鳍部上；形成一闸电极，覆盖于该闸介电层；以及形成具有第一掺杂类型的一源极与一漏极，以组成一累积模式多重闸晶体管。13.根据权利要求12所述的半导...

【专利技术属性】
技术研发人员：杨育佳，杨富量，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]