半导体装置及其制造方法制造方法及图纸

一种包含存储单元的半导体装置，所述存储单元具有通过第２栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第１、第２控制栅极。通过所述杂质层而形成相邻的所述第１、第２控制栅极与共用接触部连接。共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层。所述接触导电层与所述第１及第２控制栅极连接。所述帽形绝缘层至少形成在所述阻挡绝缘层上。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及阵列状地配置有在1个字栅内具有2个电荷蓄积区域的非易失性存储装置的。
技术介绍
作为一种类型的非易失性半导体存储装置，有一种在沟道区域与控制栅之间的栅绝缘层由氧化硅层和氮化硅层的叠层体构成、所述氮化硅层中的电荷被吸收的被称为MONOS(Metal Oxide Nitride OxideSemiconductor)型或SONOS(Silicon Oxide nitride Oxide Silicon)型的半导体存储装置。作为MONOS型的非易失性半导体装置已公开了一种如图16所示的装置(文献Y.Hayashi，et al，2000 Symposium on VLSI TechnologyDigest of Technical Papers p.122-p.123)。该MONOS型存储单元100在半导体基片10上通过第1绝缘层12形成字栅14。而且在字栅14的两侧分别配置侧壁状的第1控制栅极20和第2控制栅极30。在第1控制栅极20的底部与半导体基片10之间设有第2栅绝缘层22，在第1控制栅极20的侧面与字栅14之间设有绝缘层24。同样，在第2控制栅极30的底部与半导体基片10之间设有第2栅绝缘层32，在第2控制栅极30的侧面与字栅14之间设有绝缘层34。而且在相邻存储单元的相互对向的控制栅极20与控制栅极30之间的半导体基片10上形成构成源极区域或漏极区域的杂质层16、18。这样，一个存储单元在字栅14的侧面具有2个MONOS型的存储单元。而且这2个MONOS型存储单元均被独立地控制。从而，在1个存储单元100中可存储2位的信息。专利技术内容本专利技术的目的是提供一种包括具有2个电荷蓄积区域的MONOS型非易失性存储装置的。(半导体装置)本专利技术的半导体装置，其中非易失性存储装置具有由多个行及列排列成栅格状的存储单元列阵，其特征在于所述非易失性存储装置包括通过第1栅极绝缘层形成在半导体层上方的字栅；形成在所述半导体层上的构成源极区域或漏极区域的杂质层；分别沿着所述字栅的对向的2个侧面而形成的侧壁状的第1及第2控制栅极，所述第1控制栅极通过第1栅极绝缘层被配置在所述半导体层上，并且通过第1侧绝缘层被配置在所述字栅上；所述第2控制栅极通过第1栅极绝缘层被配置在所述半导体层上，并且通过第1侧绝缘层被配置在所述字栅上；所述第1及第2控制栅极分别在第1方向上被连续地配置，并且在与所述第1方向交叉的第2方向上，第1及第2控制栅极通过所述杂质层与共用接触部连接，所述共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层，所述接触导电层被配置在所述接触导电层的外侧，所述帽形绝缘层至少形成在所述阻挡绝缘层的上方。根据本专利技术的半导体装置，由于侧壁状的所述第1及第2控制栅极与所述共用接触部连接，所以，可确保宽度窄的所述第1及第2控制栅极与共用接触部的电连接。本专利技术的半导体装置可构成以下的各种实施方式。(A)所述接触导电层可通过第2侧绝缘层配置在所述帽形绝缘层的内侧。另外，在这种情况下，所述第2侧绝缘层可通过用与所述第1侧绝缘层相同的材质构成。(B)所述接触导电层可由与所述第1及第2控制栅极相同的材质构成。(C)可把所述接触导电层的上面与所述阻挡绝缘层的上面形成在基本位于同一平面上。(D)所述阻挡绝缘层可由以氮化硅为主要成分的材料构成，所述帽形绝缘层可由以氧化硅为主要成分的材料构成。(E)可通过在所述帽形绝缘层的上方进一步形成层间绝缘层，由所述接触导电层构成凹部，在该凹部上形成贯通所示帽形绝缘层及所述层间绝缘层的接触孔，在所述接触孔内填充柱形导电层。(F)所述接触导电层可通过接触绝缘层配置在所述半导体层的上方，所述接触绝缘层可由与所述第1栅极绝缘层相同的材质构成。(G)可把所述第1侧绝缘层形成在其上端位于所述第1及第2控制栅极上方的位置。根据这样的构成，可确保覆盖所述第1及第2控制栅极填充绝缘层的形成。即，相邻的所述第1及第2控制栅极被填充绝缘层所覆盖，该填充绝缘层形成在与所述第1及第2控制栅极连接配置的对向的2个所述侧绝缘层的相互之间。(H)可由绝缘层覆盖相邻的所述第1及第2控制栅极。(I)所述共用接触部可与所述杂质层的端部邻接。而且，配置有多个所述杂质层，配置有多个所述共用接触部，所述共用接触部被相互交错地配置在排列配置的多个所述杂质层的一方侧端部和另一方侧的端部上。(J)所述第1栅极绝缘层及所述第1侧绝缘层可由第1氧化硅层、氮化硅层及第2氧化硅层的叠层膜构成。(半导体装置的制造方法)本专利技术的半导体装置制造方法，是一种其中的非易失性存储装置包括由多个行及列排列成栅格状的存储单元列阵的半导体装置的制造方法，其特征在于包括在半导体层上方形成为了形成第2栅极绝缘层的第1绝缘层的形成工序；在所述第1绝缘层的上方形成第1导电层的工序；在所述第1导电层的上方形成阻挡层的工序；对所述第1导电层及所述阻挡层进行图形化处理，而形成栅极层的工序；至少在所述半导体层的上方形成第1栅极绝缘层的工序；在所述栅极层的两侧面上形成第1侧绝缘层的工序；在所述存储单元列阵的形成区域内形成第2导电层的工序；在对应共用接触部的形成区域的所述第2导电层上形成掩膜，通过对所述第2导电层进行各向异性蚀刻，而形成侧壁状的第1及第2控制栅极的工序；在所述存储单元列阵的形成区域内形成第2绝缘层之后，通过利用化学及机械的研磨法研磨所述第2绝缘层及所述第2导电层使其露出所述阻挡层，从而在所述共用接触部的形成区域内形成接触导电层的工序；在所述半导体层上形成构成源极区域或漏极区域的杂质层的工序；在所述存储单元列阵的形成区域内，形成为了形成帽形绝缘层的第3绝缘层的工序；在对应共用接触部的形成区域的所述第3导电层上形成掩膜，通过对所述第3导电层进行图形化处理，在该共用接触部的形成区域内形成所述帽形绝缘层的工序；在所述存储单元的形成区域内形成第3导电层的工序；及通过对所述栅极层、所述第3导电层及所述阻挡层进行图形化处理，在形成与素字栅及与该字栅连接的字线的同时，在所述共用接触部的形成区域内形成阻挡层的工序。根据本专利技术的半导体装置的制造方法可在形成侧壁状的所述第1及第2控制栅极的同时形成所述共用接触部，可通过该共用接触部确保电连接。在本专利技术的制造方法中，可以进行以下例举的各种实施方式。(a)在所述栅极层的图形化处理工序中，可包括在所述第1导电层的上方形成所述阻挡绝缘层的工序。(b)所述接触导电层可在形成所述第1及第2控制栅极的同一成膜工序中形成。(c)可包括在所述共用接触部的形成区域内，在所述半导体层的上方形成接触绝缘层的工序和在所述接触导电层的侧面上形成第2侧绝缘层的工序，所述接触绝缘层的形成可在与形成所述接触导电层的同一工序中进行，所述第2侧绝缘层的形成可在形成所述第1侧绝缘层的同一工序中进行。(d)可进一步包括在在所述存储单元列阵的形成区域内形成层间绝缘层后，在接触导电层上形成贯通所述帽形绝缘层及所述层间绝缘层的接触孔的工序及在所述接触孔内填充柱形导电层的工序。(e)可形成由以氮化硅为主要成分的材料构成的所述阻挡层，并可形成由以氧化硅为主要成分的材料构成的所述第3绝缘层。(f)所述第1栅极绝缘层及所述第1侧绝缘层可通过同一成膜工序形成，并且，可由第1氧化硅层、氮化硅本文档来自技高网...

【技术保护点】
一种半导体装置，具有将非易失性存储装置排列成多个行及列的栅格状的存储单元列阵，其特征在于：　　　　所述非易失性存储装置包括：通过第２栅极绝缘层形成在半导体层上方的字栅；　　　　形成在所述半导体层上的构成源极区域或漏极区域的杂质层；　　　　分别沿着所述字栅的对向的２个侧面而形成的侧壁状的第１及第２控制栅极，　　　　所述第１控制栅极通过第１栅极绝缘层被配置在所述半导体层上，并且通过第１侧绝缘层被配置在所述字栅上；　　　　所述第２控制栅极通过第１栅极绝缘层被配置在所述半导体层上，并且通过第１侧绝缘层被配置在所述字栅上；　　　　所述第１及第２控制栅极分别在第１方向上被连续地配置，并且在与所述第１方向交叉的第２方向上，邻接的第１及第２控制栅极通过所述杂质层与共用接触部连接，　　　　所述共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层，所述阻挡绝缘层被配置在所述接触导电层的外侧，所述帽形绝缘层至少形成在所述阻挡绝缘层的上方。

【技术特征摘要】
JP 2001-9-25 2001-2921281.一种半导体装置，具有将非易失性存储装置排列成多个行及列的栅格状的存储单元列阵，其特征在于所述非易失性存储装置包括通过第2栅极绝缘层形成在半导体层上方的字栅；形成在所述半导体层上的构成源极区域或漏极区域的杂质层；分别沿着所述字栅的对向的2个侧面而形成的侧壁状的第1及第2控制栅极，所述第1控制栅极通过第1栅极绝缘层被配置在所述半导体层上，并且通过第1侧绝缘层被配置在所述字栅上；所述第2控制栅极通过第1栅极绝缘层被配置在所述半导体层上，并且通过第1侧绝缘层被配置在所述字栅上；所述第1及第2控制栅极分别在第1方向上被连续地配置，并且在与所述第1方向交叉的第2方向上，邻接的第1及第2控制栅极通过所述杂质层与共用接触部连接，所述共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层，所述阻挡绝缘层被配置在所述接触导电层的外侧，所述帽形绝缘层至少形成在所述阻挡绝缘层的上方。2.根据权利要求1所述的半导体装置，其特征在于所述接触导电层通过第2侧绝缘层被配置在所述帽形绝缘层的内侧。3.根据权利要求1所述的半导体装置，其特征在于所述接触导电层由与所述第1及第2控制栅极相同的材质构成。4.根据权利要求1所述的半导体装置，其特征在于所述接触导电层的上面与所述阻挡绝缘层的上面基本位于同一平面上。5.根据权利要求1所述的半导体装置，其特征在于所述阻挡绝缘层由以氮化硅为主要成分的材料构成，所述帽形绝缘层由以氧化硅为主要成分的材料构成。6.根据权利要求1所述的半导体装置，其特征在于在所述帽形绝缘层的上方进一步形成层间绝缘层，由所述接触导电层构成凹部，在该凹部上形成贯通所述帽形绝缘层及所述层间绝缘层的接触孔，在所述接触孔内填充柱形导电层。7.根据权利要求1所述的半导体装置，其特征在于所述接触导电层通过接触绝缘层被配置在所述半导体层的上方，所述接触绝缘层由与所述第1栅极绝缘层相同的材质构成。8.根据权利要求2所述的半导体装置，其特征在于所述第2侧绝缘层由与所述第1侧绝缘层相同的材质构成。9.根据权利要求1所述的半导体装置，其特征在于所述第1侧绝缘层的上端位于所述第1及第2控制栅极的上方位置。10.根据权利要求1所述的半导体装置，其特征在于相邻的所述第1及第2控制栅极被绝缘层所覆盖。11.根据权利要求1所述的半导体装置，其特征在于所述共用接触部与所述杂质层的端部邻接。12.根据权利要求11所述的半导体装置，其特征在于配置有多个所述杂质层，配置有多个所述共用接触部，所述共用接触部被相互交错地配置在排列配置的多个所述杂质层的一方侧端部和另一方侧的端部上。13.根据权利要求1所述的半导体装置，其特征在于所述第1栅极绝缘层及所述第1侧绝缘层由第1氧化硅层、氮化硅层及第2氧化硅层的叠层膜构成。14.一种半导体装置的制造方法，是一种其中包括将非易失性存储装置排列成具有多行及多列的栅格状的存储单元列阵的半导体装置的制造方法，其特征在于包括在半导体层上方形成为了形成第2栅极绝缘层的第1绝缘层的形成工序；在所述第1绝缘层的上方形成第1导电层的工序；在所述第1导电层的上方形成阻挡层的工序；对所述第1导电层及所述阻挡层进行图形化处理，...

【专利技术属性】
技术研发人员：虾名昭彦，井上晋，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]