制造纳米SOI晶片的方法及由该法制造的纳米SOI晶片技术

一种无需进行化学机械抛光（ＣＭＰ）制造具有极好均匀厚度的纳米绝缘体上硅薄膜（ＳＯＩ）晶片的方法及用该方法制造的晶片。所述方法包括如下步骤：准备一个键合晶片和一个基底晶片，并且至少在所述键合晶片的表面上形成电介体。随后，通过在低电压下把杂质离子注入到所述键合晶片中离开该键合晶片表面预定深度，形成杂质离子注入单元。使键合晶片的电介体与基底晶片彼此接触，以便被结合。随后，实行低温度热处理，以便劈裂键合晶片的杂质离子注入单元。还蚀刻被结合到基底晶片的所述键合晶片的劈裂表面，形成纳米尺度的器件区域。可以通过实行氢表面处理和湿法蚀刻，蚀刻所述劈裂表面。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造绝缘体上的硅薄膜(SOI)晶片的方法，以及由该方法制造的SOI晶片，具体地说，涉及一种制造具有纳厚度之器件区域的纳米SOI晶片的方法，以及由该方法制造的纳米SOI晶片。
技术介绍
普通硅集成电路所用的体硅衬底中，由于在提供适宜掺杂量和尺度时，在正、负30V的电源电压下会以结型绝缘出现结击穿，所以施加高压是不适宜的。此外，由于根据γ射线在p-n结中产生瞬态光电流的原因，因而，在高放射性环境下，这种结型绝缘是无效的。因此，开发了一种绝缘体上硅薄膜(SOI)技术，藉以替代p-n结，其中一个绝缘体完全地环绕着器件。与以体硅衬底制造的电路相比，以这种SOI基片制造的电路所需的制造过程以及生成的结构更简单，这就使得能够减小芯片尺寸。此外，寄生电容随着该芯片的尺寸减小，使得电路的运行速度增加。这种SOI技术包括蓝宝石硅片(SOS)技术，其中在一个蓝宝石上生长一层掺杂的外延硅层；注氧析出(SIMOX)技术，其中把氧离子注入一个硅衬底并退火形式一个掩埋的硅氧化层；以及键合SOI技术，其中把在一个表面上具有电介体的至少一个晶片和其它晶片结合在一起。使用这种键合SOI技术的一个公知实本文档来自技高网...

【技术保护点】
一种制造纳米绝缘体上硅薄膜（ＳＯＩ）晶片的方法，该方法包括如下步骤：准备一个键合晶片和一个基底晶片；至少在所述键合晶片的一个表面上形成电介体；通过在低电压下把杂质离子注入所述键合晶片中离开所述键合晶片表面的预定深度， 形成杂质离子注入单元；使所述键合晶片的电介体与基底晶片接触并结合；进行低温热处理，以劈裂所述键合晶片的杂质离子注入单元；蚀刻被结合到所述基底晶片的所述键合晶片的劈裂表面，形成纳米尺度的器件区域。

【技术特征摘要】
KR 2002-8-10 2002-473511.一种制造纳米绝缘体上硅薄膜(SOI)晶片的方法，该方法包括如下步骤准备一个键合晶片和一个基底晶片；至少在所述键合晶片的一个表面上形成电介体；通过在低电压下把杂质离子注入所述键合晶片中离开所述键合晶片表面的预定深度，形成杂质离子注入单元；使所述键合晶片的电介体与基底晶片接触并结合；进行低温热处理，以劈裂所述键合晶片的杂质离子注入单元；蚀刻被结合到所述基底晶片的所述键合晶片的劈裂表面，形成纳米尺度的器件区域。2.如权利要求1所述的方法，其中，所述键合晶片是单晶硅晶片，并且可在形成所述键合晶片上的电介体之前，在所述键合晶片上进一步形成一层硅锗层。3.如权利要求1或2所述的方法，其中，所述键合晶片是单晶硅晶片，并且所述键合晶片上形成的电介体是通过热处理形成的硅氧化层。4.如权利要求1或2所述的方法，其中，所述杂质离子是氢离子，并在小于30KeV的低电压下注入所述氢离子。5.如权利要求4所述的方法，其中，所述注入氢离子的注射范围距离(Rp)被形成在距所述键合晶片表面大约1000至大约4000的范围内。6.如权利要求1或2所述的方法，其中，通过至少使部分所述键合晶片与基底晶片接触，并顺序地增加该接触面积以结合所述键合晶片和基底晶片，使所述键合晶片与基底晶片结合。7.如权利要求6所述的方法，其中，所述键合晶片和基底晶片在室温下结合。8.如权利要求6所述的方法，其中，通过至少使所述键合晶片的下部分与所述基底晶片接触，并沿向上的方向顺序地增大所述接触面积以结合所述键合晶片和基底晶片，以便挤压并...

【专利技术属性】
技术研发人员：朴在仅，李坤燮，李尚姬，
申请(专利权)人：朴在仅，希特隆股份有限公司，
类型：发明
国别省市：KR[韩国]