【技术实现步骤摘要】
本专利技术一般地涉及半导体器件,特别涉及平衡p通道MIS晶体管和n通道MIS晶体管的载流子迁移率的互补型MIS器件。
技术介绍
CMOS电路是含有p通道MOS晶体管和n通道MOS晶体管的基本电子电路,而构成所述CMOS电路的CMOS器件被广泛应用于各种电子装置中。以往,CMOS器件形成在可形成优质热氧化膜的Si基片的(100)面上。但是在Si基片的(100)面上,电子和空穴间的有效质量和晶格散射几率明显不同,其结果,电子迁移率与空穴迁移率相比大了2~3倍。图1表示典型的CMOS反相器10的电路。参照图1,CMOS反相器10通过串联连接p通道MOS晶体管11和n通道MOS晶体管12而构成,并形成同时向p通道MOS晶体管和n通道MOS晶体管供给输入信号的结构。在这种CMOS反相器中,如上所述的那样,p通道MOS晶体管的空穴迁移率,进而电流驱动能力只是n通道MOS晶体管的电子迁移率的1/2~1/3。因此,从CMOS器件整体出发,为了实现足够的电流驱动能力以及动作速度,在以往的CMOS反相器中,需要将p通道MOS晶体管11的通道宽度W1设定为n通道MOS晶体管12的通 ...
【技术保护点】
一种互补型MIS器件,其特征在于, 所述互补型MIS器件由以下部分构成: 半导体基片,具有作为主面的第一结晶面,并被分划成p通道MIS晶体管区域和n通道MIS晶体管区域; p通道MIS晶体管,包括:第一半导体结构,作为所述半导体基片的一部分形成在所述p通道MIS晶体管区域中,由一对侧壁面和顶面构成,其中,所述一对侧壁面由不同于所述第一结晶面的第二结晶面形成,所述顶面由不同于所述第二结晶面的第三结晶面形成;第一栅极绝缘膜,形成在所述p通道MIS晶体管区域中,以均匀的厚度实际覆盖所述主面和所述第一半导体结构的侧壁面及顶面;第一栅电极,形成在所述p通道MIS晶体 ...
【技术特征摘要】
JP 2001-12-13 380534/20011.一种互补型MIS器件,其特征在于,所述互补型MIS器件由以下部分构成半导体基片,具有作为主面的第一结晶面,并被分划成p通道MIS晶体管区域和n通道MIS晶体管区域;p通道MIS晶体管,包括第一半导体结构,作为所述半导体基片的一部分形成在所述p通道MIS晶体管区域中,由一对侧壁面和顶面构成,其中,所述一对侧壁面由不同于所述第一结晶面的第二结晶面形成,所述顶面由不同于所述第二结晶面的第三结晶面形成;第一栅极绝缘膜,形成在所述p通道MIS晶体管区域中,以均匀的厚度实际覆盖所述主面和所述第一半导体结构的侧壁面及顶面;第一栅电极,形成在所述p通道MIS晶体管区域中,通过所述第一栅极绝缘膜连续覆盖在所述主面和所述第一半导体结构的侧壁面及顶面上;第一及第二p型扩散区域,在所述p通道MIS晶体管区域内,形成在所述半导体基片及所述第一半导体结构中的所述第一栅电极的一侧和另一侧上,并均沿着所述半导体基片主面和所述第一半导体结构的侧壁面及顶面连续延伸;以及n通道MIS晶体管,包括第二半导体结构,作为所述半导体基片的一部分形成在所述n通道MIS晶体管区域中,由一对侧壁面和顶面构成,其中,所述一对侧壁面由不同于所述第一结晶面的第四结晶面形成,所述顶面由不同于所述第四结晶面的第五结晶面形成;第二栅极绝缘膜,形成在所述n通道MIS晶体管区域中,以均匀的厚度实际覆盖所述主面和所述第二半导体结构的侧壁面及顶面;第二栅电极,形成在所述n通道MIS晶体管区域中,通过所述第二栅极绝缘膜连续覆盖在所述主面和所述第二半导体结构的侧壁面及顶面上;第一及第二n型扩散区域,在所述n通道MIS晶体管区域内,形成在所述半导体基片及所述第二半导体结构中的所述第二栅电极的一侧和另一侧上,并均沿着所述半导体基片主面和所述第二半导体结构的侧壁面及顶面连续延伸;其中,设定所述第一半导体结构的顶面和侧壁面的宽度以及所述第二半导体结构的顶面和侧壁面的宽度,使得所述p通道MIS晶体管的电流驱动能力与所述n通道MIS晶体管的电流驱动能力实际平衡。2.如权利要求1所...
【专利技术属性】
技术研发人员:大见忠弘,小谷光司,须川成利,
申请(专利权)人:东京毅力科创株式会社,大见忠弘,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。