互补型MIS器件制造技术

一种ＣＭＯＳ器件，包括在硅基片的（１００）面上形成并具有其他结晶面的结构，以及由在所述结构上通过微波等离子体处理形成的高质量的栅极绝缘膜和在其上形成的栅电极构成的ｐ通道ＭＯＳ晶体管和ｎ通道ＭＯＳ晶体管，其中，设定所述结构的尺寸和形状，使得所述ｐ通道ＭＯＳ晶体管和ｎ通道ＭＯＳ晶体管之间的载流子迁移率平衡。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及半导体器件，特别涉及平衡p通道MIS晶体管和n通道MIS晶体管的载流子迁移率的互补型MIS器件。
技术介绍
CMOS电路是含有p通道MOS晶体管和n通道MOS晶体管的基本电子电路，而构成所述CMOS电路的CMOS器件被广泛应用于各种电子装置中。以往，CMOS器件形成在可形成优质热氧化膜的Si基片的(100)面上。但是在Si基片的(100)面上，电子和空穴间的有效质量和晶格散射几率明显不同，其结果，电子迁移率与空穴迁移率相比大了2～3倍。图1表示典型的CMOS反相器10的电路。参照图1，CMOS反相器10通过串联连接p通道MOS晶体管11和n通道MOS晶体管12而构成，并形成同时向p通道MOS晶体管和n通道MOS晶体管供给输入信号的结构。在这种CMOS反相器中，如上所述的那样，p通道MOS晶体管的空穴迁移率，进而电流驱动能力只是n通道MOS晶体管的电子迁移率的1/2～1/3。因此，从CMOS器件整体出发，为了实现足够的电流驱动能力以及动作速度，在以往的CMOS反相器中，需要将p通道MOS晶体管11的通道宽度W1设定为n通道MOS晶体管12的通道宽度W2的2～3倍。但是，在以往的装置中，会产生导致p通道MOS晶体管的通道区域的面积比n通道MOS晶体管的通道区域的面积大，或在设计微小化的高速集成电路装置时需要排列大小不同的元件等的各种困难。此外，在面积大的p通道MOS晶体管中寄生电容也增大，其结果会产生动作速度下降，电力消耗增大的问题。另外，由于p通道MOS晶体管和n通道MOS晶体管的特性如上述那样不对称，因此，这种CMOS电路表现出非线性动作特性，从而限制了在要求线性动作的模拟电路等中的应用。此外，如上所述，以CMOS电路为主的半导体器件以往在Si基片的(100)面上形成，但是由于硅结晶的(100)面的原子密度低，容易分裂，因此，增大晶片的直径时，也有处理变得困难的问题。
技术实现思路
因此，本专利技术的总的目的是提供一种解决上述问题的新型实用的半导体器件及其制造方法。本专利技术更具体的目的是提供一种平衡p通道MOS晶体管和n通道MOS晶体管之间的电流驱动能力的CMOS器件。本专利技术的另一目的是提供一种互补型MIS器件，其特征在于，所述互补型MIS器件由以下部分构成半导体基片，具有作为主面的第一结晶面，并被分划成p通道MIS晶体管区域和n通道MIS晶体管区域；p通道MIS晶体管，包括第一半导体结构，作为所述半导体基片的一部分形成在所述p通道MIS晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第二结晶面形成，所述顶面由不同于所述第二结晶面的第三结晶面形成；第一栅极绝缘膜，形成在所述p通道MIS晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第一半导体结构的侧壁面及顶面；第一栅电极，形成在所述p通道MIS晶体管区域中，通过所述第一栅极绝缘膜连续覆盖在所述主面和所述第一半导体结构的侧壁面及顶面上；第一及第二p型扩散区域，在所述p通道MIS晶体管区域内，形成在所述半导体基片及所述第一半导体结构中的所述第一栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第一半导体结构的侧壁面以及顶面连续延伸；以及n通道MIS晶体管，包括第二半导体结构，作为所述半导体基片的一部分形成在所述n通道MIS晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第四结晶面形成，所述顶面由不同于所述第四结晶面的第五结晶面形成；第二栅极绝缘膜，形成在所述n通道MIS晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第二半导体结构的侧壁面及顶面；第二栅电极，形成在所述n通道MIS晶体管区域中，通过所述第二栅极绝缘膜连续覆盖在所述主面和所述第二半导体结构的侧壁面及顶面上；第一及第二n型扩散区域，在所述n通道MIS晶体管区域内，形成在所述半导体基片及所述第二半导体结构中的所述第二栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第二半导体结构的侧壁面及顶面连续延伸；其中，设定所述第一半导体结构的顶面和侧壁面的宽度以及所述第二半导体结构的顶面和侧壁面的宽度，使得所述p通道MIS晶体管的电流驱动能力与所述n通道MIS晶体管的电流驱动能力实际平衡。本专利技术的另一目的是提供一种互补型MIS器件，其特征在于，所述互补型MIS器件由以下部分构成半导体基片；n通道MIS晶体管，包括第一栅电极，在所述半导体基片的主面上通过第一栅极绝缘膜在第一结晶方位上形成；第一及第二n型扩散区域，形成在所述半导体器件基片中的所述第一栅电极的一侧和另一侧上；以及p通道MIS晶体管，包括第二栅电极，在所述半导体基片上通过第二栅极绝缘膜在第二结晶方位上形成；第一及第二p型扩散区域，形成在所述半导体器件基片中的所述第二栅电极的一侧和另一侧上；其中，所述第一栅电极与所述第二栅电极相互连接；所述第二p型扩散区域与所述第一n型扩散区域相互连接；设定所述第一结晶方位及所述第二结晶方位，使得所述p通道MIS晶体管的电流驱动能力与所述n通道MIS晶体管的电流驱动能力相平衡。根据本专利技术，通过使用硅(100)面以外的结晶面，可以使p通道MOS晶体管和n通道MOS晶体管的电流驱动能力平衡，从而能够促进CMOS器件的微小化，同时提高动作速度。附图说明图1是表示以往的CMOS器件结构的等价电路图。图2是在本专利技术中使用的基片处理装置的结构示意图。图3是使用图2的基片处理装置的硅基片氧化处理的示意图。图4是使用图2的基片处理装置后各种结晶面上形成的氧化膜的膜质和热氧化膜的比较示意图。图5A～图5C是在各种结晶面上形成的p通道MOS晶体管的漏极电流特性示意图。图6是本专利技术第一实施例的CMOS器件的结构示意图。图7是图6的CMOS器件的部分示意图。图8是本专利技术第二实施例的CMOS器件的结构示意图。图9是本专利技术第三实施例的3输入NAND电路的结构示意图。图10是本专利技术第四实施例的3输入NOR电路的结构示意图。图11是本专利技术第五实施例的5输入NAND电路的结构示意图。图12是本专利技术第六实施例的5输入NOR电路的结构示意图。图13是本专利技术第七实施例的CMOS开关的结构示意图。图14A～图14C是图13的CMOS开关的动作说明图。图15是本专利技术第八实施例的推挽放大器的结构示意图。具体实施例方式图2表示本专利技术中用于栅极绝缘膜的形成的微波基片处理装置20的结构。参照图2，微波处理装置20具有通过排气口21A排气的处理容器21，在所述处理容器21中设有支承被处理基片24的样品支承台23。所述排气口21A包围所述样品支承台23四周而形成，并通过驱动连接在所述排气口21A上的真空泵，将多余的原子团和在基片处理中产生的副生成物，从被处理基片24表面附近的处理空间沿基片表面向装置外均匀排出。此外，在所述处理容器21中，与所述被处理基片24相对，作为壁面的一部分形成有一般由Al2O3或石英组成的平板形状的微波窗22，而且在所述微波窗22的内侧与所述被处理基片24相对，形成有均匀地供给处理气体的平板形状的喷盘(shower plate)25。另外，在所述处理容器21的外侧，与所述微波窗相结合，设有通过同轴波导管27供电的如径向线缝隙天线等的微波天线26本文档来自技高网...

【技术保护点】
一种互补型ＭＩＳ器件，其特征在于，　　　　所述互补型ＭＩＳ器件由以下部分构成：　　　　半导体基片，具有作为主面的第一结晶面，并被分划成ｐ通道ＭＩＳ晶体管区域和ｎ通道ＭＩＳ晶体管区域；　　　　ｐ通道ＭＩＳ晶体管，包括：第一半导体结构，作为所述半导体基片的一部分形成在所述ｐ通道ＭＩＳ晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第二结晶面形成，所述顶面由不同于所述第二结晶面的第三结晶面形成；第一栅极绝缘膜，形成在所述ｐ通道ＭＩＳ晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第一半导体结构的侧壁面及顶面；第一栅电极，形成在所述ｐ通道ＭＩＳ晶体管区域中，通过所述第一栅极绝缘膜连续覆盖在所述主面和所述第一半导体结构的侧壁面及顶面上；第一及第二ｐ型扩散区域，在所述ｐ通道ＭＩＳ晶体管区域内，形成在所述半导体基片及所述第一半导体结构中的所述第一栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第一半导体结构的侧壁面及顶面连续延伸；以及　　　　ｎ通道ＭＩＳ晶体管，包括：第二半导体结构，作为所述半导体基片的一部分形成在所述ｎ通道ＭＩＳ晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第四结晶面形成，所述顶面由不同于所述第四结晶面的第五结晶面形成；第二栅极绝缘膜，形成在所述ｎ通道ＭＩＳ晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第二半导体结构的侧壁面及顶面；第二栅电极，形成在所述ｎ通道ＭＩＳ晶体管区域中，通过所述第二栅极绝缘膜连续覆盖在所述主面和所述第二半导体结构的侧壁面及顶面上；第一及第二ｎ型扩散区域，在所述ｎ通道ＭＩＳ晶体管区域内，形成在所述半导体基片及所述第二半导体结构中的所述第二栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第二半导体结构的侧壁面及顶面连续延伸；　　　　其中，设定所述第一半导体结构的顶面和侧壁面的宽度以及所述第二半导体结构的顶面和侧壁面的宽度，使得所述ｐ通道ＭＩＳ晶体管的电流驱动能力与所述ｎ通道ＭＩＳ晶体管的电流驱动能力实际平衡。...

【技术特征摘要】
JP 2001-12-13 380534/20011.一种互补型MIS器件，其特征在于，所述互补型MIS器件由以下部分构成半导体基片，具有作为主面的第一结晶面，并被分划成p通道MIS晶体管区域和n通道MIS晶体管区域；p通道MIS晶体管，包括第一半导体结构，作为所述半导体基片的一部分形成在所述p通道MIS晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第二结晶面形成，所述顶面由不同于所述第二结晶面的第三结晶面形成；第一栅极绝缘膜，形成在所述p通道MIS晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第一半导体结构的侧壁面及顶面；第一栅电极，形成在所述p通道MIS晶体管区域中，通过所述第一栅极绝缘膜连续覆盖在所述主面和所述第一半导体结构的侧壁面及顶面上；第一及第二p型扩散区域，在所述p通道MIS晶体管区域内，形成在所述半导体基片及所述第一半导体结构中的所述第一栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第一半导体结构的侧壁面及顶面连续延伸；以及n通道MIS晶体管，包括第二半导体结构，作为所述半导体基片的一部分形成在所述n通道MIS晶体管区域中，由一对侧壁面和顶面构成，其中，所述一对侧壁面由不同于所述第一结晶面的第四结晶面形成，所述顶面由不同于所述第四结晶面的第五结晶面形成；第二栅极绝缘膜，形成在所述n通道MIS晶体管区域中，以均匀的厚度实际覆盖所述主面和所述第二半导体结构的侧壁面及顶面；第二栅电极，形成在所述n通道MIS晶体管区域中，通过所述第二栅极绝缘膜连续覆盖在所述主面和所述第二半导体结构的侧壁面及顶面上；第一及第二n型扩散区域，在所述n通道MIS晶体管区域内，形成在所述半导体基片及所述第二半导体结构中的所述第二栅电极的一侧和另一侧上，并均沿着所述半导体基片主面和所述第二半导体结构的侧壁面及顶面连续延伸；其中，设定所述第一半导体结构的顶面和侧壁面的宽度以及所述第二半导体结构的顶面和侧壁面的宽度，使得所述p通道MIS晶体管的电流驱动能力与所述n通道MIS晶体管的电流驱动能力实际平衡。2.如权利要求1所...

【专利技术属性】
技术研发人员：大见忠弘，小谷光司，须川成利，
申请(专利权)人：东京毅力科创株式会社，大见忠弘，
类型：发明
国别省市：JP[日本]