层叠型陶瓷电子元器件制造技术

由于铁氧体的基本性质，包括具有由铁氧体形成的层叠结构的陶瓷层叠体的层叠型陶瓷电子元器件具有比较脆的问题。陶瓷层叠体（５）由同时煅烧的、陶瓷基材层（２）和配置在其两主面上的陶瓷辅助层（３及４）构成。陶瓷基材层（２）以及陶瓷辅助层（３及４）互相由相同组成系的铁氧体形成，实质上具有互相相同的晶体结构，但陶瓷辅助层（３及４）的线膨胀系数比陶瓷基材层（２）的线膨胀系数更小。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及层叠型陶瓷电子元器件，特别涉及用于提高像铁氧体陶瓷那样 的、具有由多晶相大致占据整体的陶瓷形成的陶瓷层叠体的层叠型陶瓷电子元 器件的机械强度的改进技术。
技术介绍
对于本专利技术值得关注的层叠型陶瓷电子元器件具有使用磁性体(铁氧体材料)通过整体煅烧得到的复合层叠结构，例如在日本专利特开平7-201566号公 报(专利文献1)及日本专利特开2005-1838卯号公报(专利文献2)中有所记载。更详细地讲，在专利文献1中记载了一种层叠型陶瓷电子元器件，该层叠 型陶瓷电子元器件通过在内置线圈的高磁导率的磁性体层上下表面与低磁导 率的磁性体层进行复合，以防止线圈和表面的导体图案之间的电干扰。另一方面，在专利文献2中记载了了一种层叠型陶瓷电子元器件，该层叠 型陶瓷电子元器件通过在内置线圈的磁性体层上下表面与绝缘体层进行复合， 使安装在表面的电路器件的配置的自由度提高。然而，在专利文献l所记载的层叠型陶瓷电子元器件中，由于铁氧体材料 基本上比较脆，因此存在难以得到足够的机械强度这样的问题。在专利文献2所记载的层叠型陶瓷电子元器件中，虽然根据构成绝缘体层 的绝缘体的种类可以得到足够的机械强度，但由于磁性体层和绝缘体层在煅烧 时的收縮动作的差异，相互之间会产生剥离，或者产生裂纹，或者产生翘曲。专利文献1:日本专利特开平7-201566号公报专利文献2:日本专利特开2005-1838%号公报
技术实现思路
于是本专利技术的目的是提供能解决上述问题的、层叠型陶瓷电子元器件。4本专利技术的层叠型陶瓷电子元器件具有层叠结构，该层叠结构包括多晶相大致占据整体的陶瓷基材层；与陶瓷基材层同时煅烧得到的、配置在陶瓷基材层的至少一个主面上且多晶相大致占据整体的陶瓷辅助层；包括陶瓷层叠体，以及设在陶瓷层叠体的内部及/或者外部的导体图案。为了解决上述的技术问题，其特征是包括如下结构。艮P，其特征是，上述陶瓷基材层的多晶相和上述陶瓷辅助层的多晶相实质上具有互相相同的结晶结构，且陶瓷辅助层的线膨张系数a2比陶瓷基材层的线膨张系数al更小。本专利技术在陶瓷基材层的多晶相及陶瓷辅助层的多晶相都是由铁氧体形成的多晶相时，特别利于实用。上述的实施形态中，构成陶瓷基材层的铁氧体及构成陶瓷辅助层的铁氧体是互相相同组成系的铁氧体时较为理想。另外，构成陶瓷辅助层的铁氧体是低磁导率或者非磁性的铁氧体时较为理想。另外，铁氧体是尖晶石型铁氧体(MFe204: M是2价金属离子)、或者石榴石型铁氧体(1^^5012: R是3价金属离子)时较为理想。本专利技术的层叠型陶瓷电子元器件中，在陶瓷基材层形成线圈图案作为上述的导体图案时较为理想。另外，导体图案以银为主要成分时较为理想。另外，陶瓷辅助层也设置在陶瓷基材层的内部时较为理想。另外，陶瓷辅助层以陶瓷层叠体的厚度方向的中央作为中心，在陶瓷层叠体的厚度方向大致对称地配置时较为理想。另外，陶瓷基材层的线膨张系数al和上述陶瓷辅助层的线膨张系数(x2之差al-a2为0.2 5ppmTC时较为理想。通过煅烧使未烧结陶瓷进行烧结后，在降温时，陶瓷会与其线膨张系数成比例地收縮。若采用本专利技术，由于在陶瓷基材层的至少一个主面上配置具有比陶瓷基材层的线膨张系数更小的线膨张系数的陶瓷辅助层，因此陶瓷基材层比陶瓷辅助层的收縮更大，降温结束后在层叠型陶瓷电子元器件的配置陶瓷辅助层的主面会残留压縮应力。结果，可以提高层叠型陶瓷电子元器件的机械强度。另外，若采用本专利技术，则由于陶瓷基材层的多晶相和陶瓷辅助层的多晶相5实质上具有互相相同的晶体结构，因此烧结后的陶瓷基材层与陶瓷辅助层牢固接合，界面处很难发生剥离或裂纹等不理想的情况。另外，若采用本专利技术，则由于各陶瓷基材层及陶瓷辅助层的各层中，多晶相大致占据整体，实质上不含有玻璃(非晶态相)，因此不会因为玻璃的相互扩散而导致陶瓷特性变化的问题。在陶瓷基材层的多晶相及陶瓷辅助层的多晶相都是由铁氧体形成的多晶相时，由于铁氧体材料本来的机械强度较差，因此采用本专利技术使机械强度提高的效果意义更大。在上述的情况下，构成陶瓷基材层的铁氧体和构成陶瓷辅助层的铁氧体是互相相同组成系列的铁氧体时，在同时煅烧陶瓷基材层和陶瓷辅助层时，可以将成分相互扩散而导致的特性变动控制得较小。另外，在构成陶瓷辅助层的铁氧体是低磁导率或者非磁性的铁氧体时，可以抑制由配置在该陶瓷辅助层的表面及/或内部的布线产生的不需要的磁场，可以降低给安装在层叠型陶瓷电子元器件的外表面上的IC芯片或内置于陶瓷基材层的线圈图案带来不希望的影响。若在陶瓷基材层形成线圈图案作为导体图案，则线圈图案可以得到较大电感值。本专利技术的层叠型陶瓷电子元器件中，若导体图案将银作为主要成分，则为了得到层叠陶瓷电子元器件，可以在大气那样的氧化性气氛中实施煅烧工序。若将陶瓷辅助层也设在陶瓷基材层的内部，则特别是厚度方向尺寸较大的层叠型陶瓷电子元器件中，能够更提高机械强度。S卩，厚度方向尺寸较大的情况下，在离开配置在陶瓷基材层的主面上的陶瓷辅助层的陶瓷基材层内部，容易产生因线膨张系数之差引起的内部应力，有时成为强度下降的原因。与之相反，若在陶瓷基材层的内部也设置线膨张系数较小的陶瓷辅助层，则可以缓解上述的内部应力，结果，可以提高层叠型陶瓷电子元器件的机械强度。另外，在陶瓷基材层形成线圈图案时，若在陶瓷基材层的内部设置由非磁性体形成的陶瓷辅助层，则由于线圈图案组成的线圈成为开放磁路，因此提高了直流叠加特性，所以，成为更大电流也能使用的线圈器件。若将陶瓷辅助层以陶瓷层叠体的厚度方向的中央作为中心，在陶瓷层叠体的厚度方向大致对称地配置，则可以稳定并缓解成为层叠型陶瓷电子元器件的机械强度下降原因的内部应力，且可以抑制煅烧时能产生的翘曲。若陶瓷基材层的线膨张系数al和陶瓷辅助层的线膨张系数(x2之差al—a2在0.2 5ppmTC的范围内选择，则不产生裂纹等，可以更确实地发挥上述提高强度的效果。附图说明图1是表示根据本专利技术的第一实施方式的层叠型陶瓷电子元器件1的剖视图。图2是表示根据本专利技术的第二实施方式的层叠型陶瓷电子元器件la的剖视图。图3是表示根据本专利技术的第三实施方式的层叠型陶瓷电子元器件lb的剖视图。图4是表示根据本专利技术的第四实施方式的层叠型陶瓷电子元器件lc的剖视图。标号说明1、 la、 lb、 lc 层叠型陶瓷电子元器件2陶瓷基材层3、 4、 13陶瓷辅助层5陶瓷层叠体6面内导体7层间连接导体8线圈图案具体实施例方式图1是表示根据本专利技术的第一实施方式的层叠型陶瓷电子元器件1的剖视图。层叠型陶瓷电子元器件1具备陶瓷层叠体5，该陶瓷层叠体5具有包括陶瓷基材层2;以及与陶瓷基材层2同时煅烧得到的、在陶瓷基材层2的上下主面上分别配置的陶瓷辅助层3及4的层叠结构。层叠型陶瓷电子元器件1还包括:设在陶瓷层叠体5的内部及/或外部的导体图案。导体图案大致区分为面内导体6和层间连接导体7。面内导体6形成 在为形成陶瓷基材层2或者陶瓷辅助层3或4而层叠的陶瓷生片的主面上，层 间连接导体7设置为在厚度方向贯穿上述陶瓷生片。通过特定的面内导体6及 特定的层间连接导体7，在陶瓷基材层2的内部形成线圈图案8。另外图1中 未示出形成线圈图案8的一部分的层间连接导体7。该层叠型陶瓷电子元器件1例如构成DC-DC变换器，本文档来自技高网...

【技术保护点】
一种层叠型陶瓷电子元器件，其特征在于，包括：　具有层叠结构的陶瓷层叠体；以及设在所述陶瓷层叠体的内部及／或外部的导体图案，所述层叠结构包含：多晶相大致占据整体的陶瓷基材层；以及与所述陶瓷基材层同时煅烧得到的、配置在所述陶瓷基材层的至少 一个主面上且多晶相大致占据整体的陶瓷辅助层，　所述陶瓷基材层的多晶相和所述陶瓷辅助层的多晶相实质上具有互相相同的晶体结构，　且所述陶瓷辅助层的线膨张系数α２比所述陶瓷基材层的线膨张系数α１更小。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：西泽吉彦，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]