一种耗尽型VDMOS器件及其制作方法技术

本发明专利技术公开了一种耗尽型VDMOS器件及其制作方法，通过在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀；将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区，简化了掺杂沟道区的制备工艺，制作成的沟槽耗尽型VDMOS器件，能够在低压场合下应用，解决了现有技术中存在的大多平面型耗尽MOS管并不适合在低压场合下应用的技术问题。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，尤其涉及一种耗尽型VDM0S器件及其制作方法。
技术介绍
VDMOS (Vertical Double-diffus1n Metal-Oxide-Semiconductor,垂直双扩散场效应晶体管)器件可根据沟道与电压的关系，分为增强型VDM0S和耗尽型VDM0S。增强型VDM0S的栅极电压为0V时不会在漏极/源极间有电流流动，而耗尽型VDM0S器件的栅极电压VGS为0V时，在漏极/源极间会有电流流动，这是因为耗尽型VDM0S器件的衬底表层中通过低浓度掺杂形成的沟道区能够感应出与衬底掺杂类型相反地多数载流子，相当于沟道区将源极和漏极短接在一起，即使VGS为0V，漏极一旦施加偏压，漏极/源极间就会有电流通过。N型晶体管中的沟道区是N型掺杂的，而P型晶体管中的沟道区是P掺杂的。对于N型掺杂的耗尽型VDM0S，当栅极电压为正值的情况下，在低浓度N型杂质区中进一步感应电子，会有更多的电流流动，产生漏极电流；当栅极电压为负值的情况下，当栅极电压为负值，会在沟道区内感应出大量空穴，沟道开始耗尽，随着耗尽层展宽，最终整个沟道全部耗尽，近而反型，此时VDM0S会关断，此时的栅极电压被称作耗尽型VDM0S的阈值电压。耗尽型VDM0S晶体管的上述常导通特性使其在半导体集成电路中作为恒流源加以利用，而且器件的精度对模拟电路的高性能化或整个电路的低成本化有着很大的影响。目前的耗尽型VDM0S管多为平面型耗尽VDM0S管，但是大多平面型耗尽VDM0S管并不适合在低压场合下应用。综上，现有技术中存在着耗尽型VDM0S管多为平面型耗尽VDM0S管，而大多平面型耗尽VDM0S管并不适合在低压场合下应用的技术问题。
技术实现思路
本专利技术提供一种耗尽型VDM0S器件及其制作方法，用以解决现有技术中存在的耗尽型VDM0S管多为平面型耗尽VDM0S管，而大多平面型耗尽M0S管并不适合在低压场合下应用的技术问题。本专利技术方法包括:本专利技术实施例提供的一种耗尽型垂直双扩散场效应晶体管VDM0S器件的制作方法，包括:在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀； 将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区；去除所述第一氧化层，依次制作栅氧化层、多晶硅层，将所述多晶硅层刻蚀后制作第一导电类型源区；在所述栅氧化层和多晶硅层的表面生成介质层，制作接触孔和金属层。该方法将VDM0S器件制作成沟槽耗尽型VDM0S器件，由于沟槽器件沟槽底部电场分布的特殊性，沟槽器件集成度高，单位面积内电流大，使得沟槽型器件更适合在低压场合下应用。进一步地，所述将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽，具体包括:在所述未被刻蚀的第一氧化层的掩膜下，在所述第一导电类型外延层上刻蚀出沟槽侧壁均与水平夹角呈70°至80°的沟槽。该方法没有将沟槽制作成竖直的沟槽，而是将沟槽制作成倾斜的沟槽，与常规的沟槽器件相比，倾斜的沟槽使得在进行杂质离子的注入形成掺杂沟道区时不必倾斜一定角度进行离子注入，也不需要旋转衬底，从而降低了器件制作对设备及工艺的要求，而且使掺杂沟道区的离子浓度和器件的稳定性得以提高。进一步地，采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区。采用零角度注入的方式相比现有技术中的竖直沟槽的倾斜注入的方式来说，更加简单有效，使掺杂沟道区的离子浓度更加均匀稳定。进一步地，对所述倾斜沟槽的内部侧壁进行离子掺杂生成第一导电类型掺杂沟道区时，进行掺杂的离子为磷离子、砷离子或磷离子。进一步地，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。本专利技术实施例提供一种耗尽型垂直双扩散场效应晶体管VDM0S器件，包括:在第一导电类型外延层上生成的第二导电类型体区和第一导电类型源区，在所述第一导电类型外延层上制作的栅氧化层、多晶硅层，在所述栅氧化层和多晶硅层的表面生成的介质层，以及接触孔和金属层，还包括:倾斜沟槽，以及对所述倾斜沟槽的内部侧壁进行离子掺杂而生成的第一导电类型掺杂沟道区；其中，所述倾斜沟槽是在所述第一导电类型外延层上生成第一氧化层后，在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀后，将未被刻蚀的第一氧化层作为掩膜刻蚀而成的沟槽；所述栅氧化层是去除所述第一氧化层后在所述第一导电类型外延层上生成的；所述第一导电类型源区是在所述多晶硅层生成之后制作成的。进一步地，所述倾斜沟槽为沟槽侧壁均与水平夹角呈70°至80°的沟槽。进一步地，所述第一导电类型掺杂沟道是采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂而形成的。进一步地，所述第一导电类型掺杂沟道区中所掺杂的离子为磷离子、砷离子或磷离子。进一步地，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。本专利技术实施例提供的一种尽型VDM0S器件及其制作方法，通过将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区，经后续步骤制备成了具有倾斜沟槽的耗尽型VDM0S器件，由于沟槽器件沟槽底部电场分布的特殊性，使得沟槽型器件更适合在低压场合下应用，虽然沟槽器件的击穿电压很难做到平面型那么高，但沟槽器件集成度高，单位面积内电流大，更适合应用于低压场合。此外，本方法没有将沟槽制作成竖直的沟槽，而是将沟槽制作成倾斜的沟槽，与常规的沟槽器件相比，倾斜的沟槽使得在进行杂质离子的注入形成掺杂沟道区时不必倾斜一定角度进行离子注入，也不需要旋转衬底，从而降低了器件制作对设备及工艺的要求，而且使掺杂沟道区的离子浓度和器件的稳定性得以提高。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例1提供的一种耗尽型VDM0S器件的制作方法流程图；图2至图9为采用实施例1所提供的方法进行VDM0S器件制作时各个步骤的结构不意图；图10为本专利技术实施例2提供的一种耗尽型VDM0S器件的结构示意图。【具体实施方式】为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。如图1所示的本专利技术实施例提供的一种耗尽型VDM0S器件的制作方法，该方法包括以下步骤:步骤101，在第一导电类型外延层上生成第二导电类型体区后，在第一导电类型外延层上生成第一氧化层；步骤102，在第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对第一氧化层进行刻蚀；步骤103，将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；步骤104，对倾斜沟槽的内部侧本文档来自技高网...

【技术保护点】
一种耗尽型垂直双扩散场效应晶体管VDMOS器件的制作方法，其特征在于，包括：在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀；将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区；去除所述第一氧化层，依次制作栅氧化层、多晶硅层，将所述多晶硅层刻蚀后制作第一导电类型源区；在所述栅氧化层和多晶硅层的表面生成介质层，制作接触孔和金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵圣哲，马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11