半导体器件的制造方法技术

提供一种半导体器件的制造方法，可以抑制因硅化物的形成而使漏电流增加。将抑制硅化物反应的杂质（抑制杂质）、例如锗从其上面导入源漏区１６、３６。接着，在源漏区１６、３６中，使比抑制杂质分布的区域５０还浅的区域变成硅化物，在源漏区１６、３６形成硅化物膜５１。通过这样使比抑制杂质分布的区域５０还浅的区域变成硅化物，可以抑制硅化物反应向变成硅化物的区域的下方进行，可以降低源漏区１６、３６和阱区之间的接合漏泄。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有硅化物膜的。
技术介绍
半导体器件近年来趋于高集成化，1个芯片装有很多的元件。这些元件的大部分是MOS晶体管，在MOS晶体管中，有流过电子的nMOS晶体管(负MOS晶体管)和流过空穴的pMOS晶体管(正MOS晶体管)。在半导体器件中，通过将这些极性不同的晶体管组合来构成电路。在先有的MOS晶体管中，为了降低源漏区和栅极的电阻，在其上形成硅化物膜。一般，硅化物膜通过直接使源漏区和栅极变成硅化物来形成。当使栅极变成硅化物时，因在其下面形成栅极绝缘膜，故变成硅化物的反应不会越过该栅极绝缘膜而到达半导体衬底，所以，不会有问题，但是，当使源漏区变成硅化物时，因变成硅化物的反应向半导体衬底的纵深方向进行，故有必要将源漏区深度设定得足够深以防止结漏电流的增加。而且，这也是妨碍半导体器件微型化的主要原因。因此，在下述专利文献中1中提出了一种技术，将抑制硅化物反应的原子(以后，简称为‘抑制原子’)导入源漏区，使源漏区的硅化物膜形成得比栅极的硅化物膜薄，由此，实现半导体器件的微型化。在专利文献1记载的技术中，作为抑制原子，使用氟原子、氮原子或氧原子，将这些原子导入源漏区的表面付近，本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：（ａ）准备在其上面具有第１导电型的第１杂质区和第２导电型的第２杂质区，且所述第２杂质区设在所述第１杂质区的上面的半导体衬底的工序；（ｂ）将抑制硅化物反应的杂质从其上面导入所述第２杂质区的工序；（ｃ）在所述工序（ｂ）之后，在所述第２杂质区中，从其上面开始，使比用所述工序（ｂ）导入的所述杂质分布的区域的下限还浅的区域变成硅化物的工序。

【技术特征摘要】
JP 2002-11-22 339320/021.一种半导体器件的制造方法，其特征在于，包括(a)准备在其上面具有第1导电型的第1杂质区和第2导电型的第2杂质区，且所述第2杂质区设在所述第1杂质区的上面的半导体衬底的工序；(b)将抑制硅化物反应的杂质从其上面导入所述第2杂质区的工序；(c)在所述工序(b)之后，在所述第2杂质区中，从其上面开始，使比用所述工序(b)导入的所述杂质分布的区域的下限还浅的区域变成硅化物的工序。2.权利要求1记载的半导体器件的制造方法，其特征在于在所述工序(b)中，将所述杂质浓度的峰值设定在比在所述工序(c)中已变成硅化物的区域还深的位置上。3.权利要求1和2中任何一项记载的半导体器件的制造方法，其特征在于在所述工序(a)中，准备所述半导体衬底，该半导体衬底在其上面还具有栅极结构，且将所述第2杂质区作为源漏区。4.一种半导体器...

【专利技术属性】
技术研发人员：尾田秀一，佐山弘和，太田和伸，杉原浩平，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]