【技术实现步骤摘要】
本专利技术系关于电子可写入及可消除非挥发闪存领域，其包括较佳为以虚拟接地NOR数组排列的NROM-形式内存胞元。
技术介绍
非常小的非挥发内存胞元对在多媒体应用的非常大型的集成密度是必要的。然而，尽管最小特性尺寸，其由微影所决定，持续减少，但其它参数无法据以按比例增减。NROM-形式内存胞元被叙述于B.Eitan等”NROM新颖局部陷阱，2-位非挥发内存胞元”，IEEE Electronic Device Letter21，543-545(2000)，目前，NROM胞元系制造为使用三层氧化物-氮化物-氧化物的平面型MOS晶体管，二个氧化层皆做为闸界电体及做为内存或程序层，中间氮化物层被用作储存层以捕获电荷载体，较佳为电子。因所使用材料的特定性质，在程序及消除操作期间，4伏特至5伏特的典型源极/汲极电压为必须的。在这些相当高的电压下，贯穿发生，其会阻碍晶体管信道长度的进一步尺寸缩小至低于200奈米的值。贯穿被认为是在穿过低于信道区域的半导体材料的源极/汲极的n+-接合间发生。在半导体装置的物理之近期研究证实当信道由距闸电极某一距离的埋藏氧化层所限制于下，可得到优...
【技术保护点】
一种制造具一半导体本体或半导体层的非挥发内存胞元之方法， 置于该半导体本体或半导体层表面的经埋藏位线路及在施用于该位线路的该表面的导体条带， 一源极区域及一汲极区域，各由该位线路之一连接， 施用于至少在该源极区域及该汲极区域间的该表面之闸介电体， 一闸电极被放置于该闸介电体，及 一字符线路电连接至该闸电极，该字符线路横越该位线路及与该位线路电绝缘， 其包括下列步骤： 在第一步骤提供一具至少一半导体层的半导体本体或基材， 在第二步骤沉积一包括提供用以捕获电荷载体的储存层之闸介电体， 在第三步骤沉积一提供用做该闸电极的层，...
【技术特征摘要】
US 2002-7-22 10/2004231.一种制造具一半导体本体或半导体层的非挥发内存胞元之方法，置于该半导体本体或半导体层表面的经埋藏位线路及在施用于该位线路的该表面的导体条带，一源极区域及一汲极区域，各由该位线路之一连接，施用于至少在该源极区域及该汲极区域间的该表面之闸介电体，一闸电极被放置于该闸介电体，及一字符线路电连接至该闸电极，该字符线路横越该位线路及与该位线路电绝缘，其包括下列步骤在第一步骤提供一具至少一半导体层的半导体本体或基材，在第二步骤沉积一包括提供用以捕获电荷载体的储存层之闸介电体，在第三步骤沉积一提供用做该闸电极的层，在第四步骤形成在该层的开孔及形成在该开孔内的侧壁的间隔物，在第五步骤经由该开孔植入掺杂剂以形成该经埋藏位线路，在第六步骤施用该导体条带于该经埋藏位线路上，及施用电绝缘覆盖层于该导体条带上，在第七步骤施用至少一电连接至该闸电极的字符线路层，及施用一硬屏蔽层于该至少一字符线路层的顶部，该硬屏蔽层被使用以架构该闸电极及该至少一字符线路层以形成字符线路堆栈，在第八步骤在该位线路间该字符线路堆栈的两侧不等向性地向下蚀刻进入该半导体本体或半导体层至低于该源极区域及该汲极区域的位准以形成自行对准于该字符线路堆栈的蚀刻孔洞，及在第九步骤以电绝缘材料填充该蚀刻孔洞。2.根据申请专利范围第1项的方法，另外包括在不等向性蚀刻以形成该蚀刻孔洞后，接着为等向性蚀刻进入该蚀刻孔洞以在该闸电极下方延伸及距离该闸电极一段距离形成底切。3.根据申请专利范围第2项的方法，另外包括执行等向性蚀刻以使该底切形成横越该字符线路延伸的连续开孔。4.根据申请专利范围第2或3项的方法，另外包括在不等向性蚀刻以形成该蚀刻孔洞后，施用一覆盖至该字符线路堆栈的侧边及该蚀刻孔洞，以当等向性蚀刻时保护该侧壁。5.根据申请专利范围第1至4项中任一项的方法，其中该储存层以三层氧化物-氮化物-氧化物层被施用。6.一种制造非挥发内存胞元之方法，其包括步骤提供一半导体本体或半导体层，施用一介电体材料的储存层于该半导体本体或半导体层的表面，施用一被提供用做闸电极的层于该储存层上，形成开孔于该层内及经由该开孔植入掺杂剂以形成被提供用做经埋藏位线路及用做源极及汲极的经掺杂区域，施用位线路堆栈于该经埋藏位线路，该...
【专利技术属性】
技术研发人员：F霍夫曼恩，J威勒，C鲁德威格，A科尔哈塞，
申请(专利权)人：因芬尼昂技术股份公司，因芬尼昂技术弗拉斯有限责任两合公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。