可防止热变形的电路板及其制法制造技术

一种可防止热变形的电路板及其制法，在至少一电路板表面上布设有多条导电迹线区域之外，形成有多个区块化的不连续的假导电线路区块，并在各对相邻的假导电线路区块之间形成一伸缩缝，在半导体工序的高温处理过程中，利用该不连续的导电线路区块分散热应力，并通过该伸缩缝缓冲这些假导电线路区块的热膨胀，防止电路板产生热变形，使得置晶作业能够顺利进行，减少芯片破损，同时提供封装完成的半导体装置具有更佳的品质及可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于一种半导体封装技术，特别是关于一种可防止热变形的电路板及其制法。
技术介绍
半导体芯片封装技术一般是采用基板(substrate)作为芯片载具，用以安置一个或多个的半导体芯片，让半导体芯片可通过基板藕接至外部的印刷电路板。举例来说，球栅阵列式(Ball Grid Array，BGA)封装技术，即采用一基板来安置半导体芯片，并在基板背面植设有多个成数组排列的焊球，借由这些焊球将整个芯片封装单元焊接及电性连接至外部的印刷电路板上。图1A即显示一种现有的BGA基板100的上视图。如图所示，此基板100的表面上预先定义出至少一置晶区(如标号110所指的虚线框所包含的部分)，该置晶区110中设置有多条导电迹线(traces)120。使得该基板100表面上位于这些导电迹线120以外的区域，是一空白区域130而未设置有任何电路组件。接着在该基板100上另形成有一拒焊层(solder mask)140，它是覆盖住该基板100的导电迹线120和空白区域130，用以作为后续的回焊程序(solder reflow)时的罩幕。然而如图1B所示，上述基板100的缺点在于其导电迹线120的分布疏密不均，容易在封装工序中，因温度变化致使该不同疏密的导电迹线120产生大小不同的热应力，因而造成该基板100的翘曲，进而影响置晶作业的进行，甚至导致接置在该基板100上的半导体芯片150破损，造成电子产品的品质缺陷等重大问题。美国专利第6,380,633号专利技术的＂PATTERN LAYOUT STRUCTUREIN SUBSTRATE＂，即针对上述问题而提出的一种解决方法，也就是在基板上未布设有导电迹线的空白区域上，设置有连续的假导电线路区块(dummy circuit region)。图2A即显示一采用上述专利技术的基板200的上视结构形态。如图所示，该基板200的表面预定有至少一置晶区210，且该置晶区210中设置有多条导电迹线220。此外，该基板200的表面上位于这些导电迹线220以外的表面区域，设置有一连续的假导电线路区块230。该连续性的假导电线路区块230是均匀的分布在基板200表面，使该分布疏密不均的导电迹线220，能够容置在该分布均匀的假导电线路区块230中，进而减少该导电迹线220因疏密不均造成的基板翘曲问题。然而上述的基板200的一项缺点在于该假导电线路区块230的材材料为铜材(Cu)，其热膨胀系数(Coefficient of Thermal Expansion，CTE)为16ppm/℃，该基板200的材质一般为BT，其热膨胀系数为14ppm/℃，在封装工序的高温处理过程中，例如烘烤程序、回焊程序和模铸程序时，由于假导电线路区块230布置密度的不同，也就是假导电线路区块230和基板200之间的热膨胀系数差异，致使该基板200还会因热变形产生翘曲(Warpage)现象。上述的热变形现象特别易于发生在厚度只有0.136mm的薄片型TFBGA(Thin Fine-pitch Ball-Grid Array)基板上，其有可能使基板表面的翘曲程度达到50μm-70μm，严重影响到置晶作业的进行。
技术实现思路
为克服上所述现有技术的缺点，本专利技术的主要目的在于提供一种可防止热变形的电路板及其制法，用以防止电路板在封装工序中产生热变形现象，避免造成置晶作业困难甚而导致芯片的破裂，使得完成封装的半导体装置具有更佳的品质及可靠性。为实现上述及其它目的，本专利技术一种可防止热变形的电路板。该电路板是包括一电绝缘性基材；多条导电迹线(Conductive Trace)，设置在该电绝缘性基材的表面；多个区块化的不连续性假导电线路区块，设置在该导电迹线之外的表面区域，并在该每一对相邻的假导电线路区块之间设置有一伸缩缝；以及一绝缘性材质层，敷设至该电绝缘性基材表面上，以遮覆住该导电迹线及该区块化的不连续性假导电线路区块。本专利技术提供了一种可防止热变形的电路板的制法，该制法是这样实现的在至少一电路板表面上布设有多条导电迹线之外的区域，设置有多个区块化的不连续性假导电线路区块，并于每一对相邻的假导电线路区块之间形成一伸缩缝，借以在半导体工序的高温处理过程中，利用该不连续性的导电线路区块分散热应力，并通过该伸缩缝以缓冲这些假导电线路区块的热膨胀，防止电路板产生热变形，避免造成接置其上的芯片产生破裂的现象，使得置晶作业能够顺利进行，同时提供封装完成的半导体装置具有更佳的品质及可靠性。附图说明图1A为一现有基板的迹线布设上视图；图1B为一构建在图1A所示的基板发生翘曲，造成接置其上的芯片产生破损的剖面示意图；图2为一现有的具有假导电线路区块的基板的上视图；图3为本专利技术中具有假导电线路区块的可防止热变形的电路板的上视图；图4为本专利技术中具有假导电线路区块的可防止热变形的电路板剖面示意图；图5为本专利技术中可防止热变形的电路板的假导电线路区块之间的伸缩缝结构形态示意图；以及图6为本专利技术可防止热变形的电路板在BGA半导体封装件的结构形态示意图。具体实施例方式实施例以下即配合图3至图5，详细说明本专利技术的可防止热变形的电路板及其制法的实施例。此处须注意的是，图3至图5均为简化的示意图，其仅是以示意方式说明本专利技术的基本构想；因此其仅显示与本专利技术有关的组件，且所显示的组件并非以实际实施时的数目、形状及尺寸比例绘制；其实际实施时的数目、形状及尺寸比例可为一种随意性的设计选择，且其组件布局形态可能更为复杂。请首先参阅图3及图4，其中显示本专利技术的可防止热变形的电路板300示意形态。如图所示，该电路板300包括一电绝缘性基材301；多条导电迹线320，设置在该电绝缘性基材301至少一表面；多个区块化的不连续性假导电线路区块330，设置在该导电迹线320之外的表面区域，并在该每一对相邻的假导电线路区块330之间设置有一锯齿状的伸缩缝331；以及一绝缘性材质层340，敷设至该电绝缘性基材301表面上，以遮覆住该导电迹线320及该区块化的不连续性假导电线路区块330。该电路板300为一球栅阵列式(BGA)基板，该电绝缘性基材301可以是一芯层(Core Layer)，该芯层可以由树脂材质制成，如环氧树脂(Epoxy Resin)、聚酰亚胺(Polyimide)树脂、BT(Bismaleimide Trazine)树脂、FR4树脂等。然后，在芯层的相对第一表面301a及第二表面301b上各压合至少一铜(Copper)层，使铜层经曝光(Exposing)、显影(Developing)、蚀刻(Etching)等工序而图案化(Patterning)，形成多条导电迹线320a及320b。此外，在该芯层的第一表面301a形成有一置晶区，用以承载芯片(未图标)，而第二表面301b则植接多个导电组件，如焊球(未图标)，与外界电性连接。该区块化的不连续性假导电线路区块330，是设置在该芯层的第一及第二表面301a、301b上未布设有导电迹线320a、302b的表面区域，并在该每一对相邻的假导电线路区块330之间设置有一伸缩缝331。该区块化的不连续性假导电线路区块330的面积尺寸，是设计成小于一预先由实验结果定出的热变形临界面积尺寸；也就是若一块个别的假导电线路区块330大于此临界面本文档来自技高网...

【技术保护点】
一种可防止热变形的电路板，其特征在于，该电路板包括：一电绝缘性基材；多条导电迹线，设置在该电绝缘性基材的至少一表面上；多个区块化的不连续性假导电线路区块，设置在该电绝缘性基材的表面上位于这些导电迹线之外的表面区域，且 该每一对相邻的假导电线路区块之间设置有一伸缩缝；以及一绝缘性材质层，形成于该电绝缘性基材表面，用以覆盖住这些导电迹线和假导电线路区块。

【技术特征摘要】
【国外来华专利技术】1.一种可防止热变形的电路板，其特征在于，该电路板包括一电绝缘性基材；多条导电迹线，设置在该电绝缘性基材的至少一表面上；多个区块化的不连续性假导电线路区块，设置在该电绝缘性基材的表面上位于这些导电迹线之外的表面区域，且该每一对相邻的假导电线路区块之间设置有一伸缩缝；以及一绝缘性材质层，形成于该电绝缘性基材表面，用以覆盖住这些导电迹线和假导电线路区块。2.如权利要求1所述的可防止热变形的电路板，其特征在于，该假导电线路区块是由铜材制成的。3.如权利要求1所述的可防止热变形的电路板，其特征在于，该假导电线路区块之间的伸缩缝是以一锯齿状延伸在这些假导电线路区块之间。4.如权利要求1所述的可防止热变形的电路板，其特征在于，该电路板为一球栅阵列式基板。5.如权利要求1所述的可防止热变形的电路板，其特征在于，该电绝缘性基材为一芯层。6.如权利要求1所述的可防止热变形的电路板，其特征在于，该绝缘性材质层为一拒...

【专利技术属性】
技术研发人员：张锦煌，邱进添，刘正仁，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]