含有钨合金阻挡层的结构及其制作方法技术

技术编号:3209034 阅读:113 留言:0更新日期:2012-04-11 18:40
一种电子结构包含:    具有介电层的衬底,介电层中有通道开孔;通道开孔具有钴、镍或二者的底层,所述底层沉积在通道开孔的侧壁和下表面;以及    在底层侧壁和下表面上的阻挡层;其中阻挡层包括电沉积的合金层,合金层包含选自由钴、镍、及其混合物组成的组之中的至少一种;和钨。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及到电子器件如集成电路(IC)芯片的互连线,更确切地说是涉及到封装在集成电路中的铜互连线。
技术介绍
过去,Al-Cu及其有关合金是制作电子器件如集成电路芯片互连线的优选合金。Al-Cu中的Cu含量典型地为0.3-4%。用Cu和Cu合金代替Al-Cu作为芯片的互连材料在性能上有许多优点。由于Cu和某些铜合金的电阻率低于Al-Cu,使性能得到改善,这样就可使用较窄的线条,并实现较高的引线密度。Cu金属化的优点已为半导体工业界所认识。事实上,由于其高电导率和改善可靠性,半导体工业正在迅速地舍弃铝而选用铜作为芯片互连材料。制作芯片互连包括许多相关的工序。具体说来,铜互连是使用所谓的双嵌入(Dual Damascene)工艺,其中一个通道和一条引线是在一个工序中一起制作的。成功地制作双嵌入铜互连线需要克服的几个重要的综合问题是阻挡层和籽层膜的连续性和铜电镀工艺的能力,以在沿双嵌入沟槽侧壁、底面以及沿引线中间得到无缝和无孔的沉积层。此外,1999年版的International Technology Roadmap forSemiconductors呼唤在未来的互连金属化中需要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子结构包含具有介电层的衬底,介电层中有通道开孔;通道开孔具有钴、镍或二者的底层,所述底层沉积在通道开孔的侧壁和下表面;以及在底层侧壁和下表面上的阻挡层;其中阻挡层包括电沉积的合金层,合金层包含选自由钴、镍、及其混合物组成的组之中的至少一种;和钨。2.权利要求1的结构,还包含在阻挡层上填充通道开孔的铜或铜合金。3.权利要求1的结构,其中介电层包括二氧化硅。4.权利要求1的结构,其中通道开孔约100-500nm深。5.权利要求1的结构,其中底层约10-200nm厚。6.权利要求1的结构,其中底层包括钴。7.权利要求1的结构,其中阻挡层包括钴-钨合金。8.权利要求1的结构,其中合金包含至少约2%原子比的钨。9.权利要求1的结构,其中合金包含约15%原子比的钨。10.权利要求1的结构,其中合金包含约19%原子比的钨,且为钴-钨和磷的合金。11.权利要求10的结构,其中合金包含约2-10%的磷。12.权利要求1的结构,其中阻挡层厚约5-200nm。13.一种电子结构的制作方法,包括在衬底上制作绝缘材料层;在绝缘材料层中光刻确定和制作用于引线和/或通道的凹槽,互连导体材料将沉积在其中;覆盖沉积钴、镍或二者的...

【专利技术属性】
技术研发人员:帕纳约蒂斯·安德里察考斯史蒂文·H·贝彻桑德拉·G·马尔霍特拉米兰·保诺维奇克雷格·兰塞姆
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利