【技术实现步骤摘要】
本专利技术涉及一种半导体装置，具体涉及具有窄间距化的内引线的半导体装置。
技术介绍
作为液晶激励用的封装，使用在薄膜基板上搭载由LSI等构成的半导体芯片的COF(Chip On Film)。在使用COF时，在半导体芯片的边缘部，按规定的配列间距，设置凸起电极。此外，该凸起电极接合在连接上述半导体芯片和上述薄膜基板的上述薄膜基板上的内引线上。即，如图9(a)所示，在半导体芯片16上设置凸起电极18，该凸起电极18与支持在未图示的薄膜基板的内引线10连接。内引线10，如图9(b)所示，直线地从半导体芯片16的端边即边缘配设到凸起电极18，并接合在凸起电极18。近年来，随着微细加工技术的发展，为了将半导体芯片16的输入输出端子连接在外部配线上，通过增加凸起电极数促进多输出化。此外，从半导体装置的小型化等方面考虑，也促进了半导体芯片16的缩小化。为实现上述的多输出化或半导体芯片16的缩小化，需要进行半导体芯片16上的凸起电极18的窄间距化。具体是，如图10(a)所示，在半导体芯片16的周边部，高密度配置并排形成一列的凸起电极19，谋求窄间距化。这样，为了高密度配置凸起...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，在半导体芯片(96)上，具有配设在离该半导体芯片(96)的边缘的距离相对较近的位置上的边缘侧凸起电极(58a、68a、88a、98a)和配设在离上述边缘的距离相对较远的位置上的内部侧凸起电极(58b、68b、68c、77、78、88b、98b)，形成在薄膜基板上的引线配线(50、50a、50b、60、60a、60b、60c、70、71、80、80a、80b、100、100a、100b)接合在上述边缘侧凸起电极(58a、68a、88a、98a)及上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)，其特征在于在相互邻接的上述边缘侧凸起电极(58a、68a、88a、98a)间，至少设置2根接合在上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)的内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)；上述内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)中的至少1根，根据上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)的接合位置弯曲。2.如权利要求1所述的半导体装置，其特征在于在上述边缘侧凸起电极(58a、68a、88a、98a)间，与上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)的接合位置相比，减小间距地设置上述内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)。3.如权利要求2所述的半导体装置，其特征在于上述内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)，在上述边缘侧凸起电极(58a、68a、88a、98a)的配设位置和上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)的配设位置的之间弯曲。4.如权利要求1所述的半导体装置，其特征在于在上述边缘侧凸起电极(58a、68a、88a、98a)之间的上述内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)，具有1μm以上、15μm以下的宽度。5.如权利要求1所述的半导体装置，其特征在于在上述边缘侧凸起电极(58a、68a、88a、98a)之间的距离，在50μm以上、150μm以下。6.如权利要求1所述的半导体装置，其特征在于上述内部侧凸起电极用引线配线(50b、60b、60c、70、71、80b、100b)，在接合在上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)上时，从上述边缘到上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)的上述半导体芯片(96)的内部侧的端部的长度，在100μm以上、500μm以下。7.如权利要求1所述的半导体装置，其特征在于上述半导体芯片(96)具有4个边缘，在该边缘中的至少1个边缘的周边部，设置上述边缘侧凸起电极(58a、68a、88a、98a)及上述内部侧凸起电极(58b、68b、68c、77、78、88b、98b)；内部侧凸起电...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。