测试半导体装置及载具间接触之测试装置、系统及方法制造方法及图纸

一种测试方法，特别是对测试一半导体装置（３ａ）以及一载具（１１ａ）间之接触，其中该方法包含下列步骤：　　　　以一半导体装置（３ａ）加载一载具（１１ａ），　　　　其特征在于该载具（１１ａ）以及该半导体装置（３ａ）之间的接触系在该半导体装置（３ａ）加载该载具（１１ａ）之后马上被测试。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术系关于一种测试装置、一种测试系统以及一种测试方法，特别是一种测试一半导体装置以及一载具之间的接触的方法。
技术介绍
半导体装置，例如恰当的、整合的(模拟或数字)计算机电路，半导体内存装置例如功能性内存装置(PLAs、PALs等等)以及桌上内存装置(例如ROMs或RAMs，特别是SRAMs以及DRAMs)等，在制造程序过程中系容易遭受广泛的测试。晶圆系被恰当地加工(例如遭遇一复数的涂覆、曝光、蚀刻、扩散以及植入处理步骤，等等)，以及随后被锯开(或例如刮以及打破)，如此个别的装置可以作用。在半导体装置的制造期间(如DRAMs，动态随机存取内存或动态读写内存，分别地)，特别是DDR-RAMs(双资料速率-DRAMs)，装置(仍然可用于晶圆上)可以-在恰当的前述处理步骤已经执行于晶圆之后-遭受相应的测试方法藉由在一测试站之一测试装置。在锯开晶圆之后，装置-其系接着个别地可用-系被加载每一个个别地在所谓的载具中(即一相应的封装)在一载具加载站(一般在一完全自动的方法藉由适当的加载/-载出机器或装置)。在一载具已经加载一相应装置之后，个别的载具系-与其它加载一相应装置之载具一起，放置于一运送工具上，如一所谓的托盘以及藉由托盘-再次使用一完全自动的方式-，被运送到下一个另一测试站。那里(在一完全自动的方式下，如藉由一再次加载-/载出机器)个别的载具每一个系被插入一相应的转接器或插槽，个别地，其系与一(再一)测试装置连接且随后该装置可用于个别的载具中系遭受相应的(再一)测试方法。上述在载具加载站载具加载一相应的装置必须被造成于非常高精密度(特别是在一精密度为微米的范围)。否则，其将不能被保证装置的垫件-其部分地只具有小尺寸-系安全地连接该载具之相应垫件。载具以及个别的半导体装置之一相应地错误连接系-伴随上面解释的处理-紧被侦测于上述(再)测试站(即仅有在载具已经被从载具加载站运送到(再)测试站之后，或仅在上述(再)测试方法之执行期间，个别地)。然而，我们不能决定是否当时被侦测于(再)测试方法中之一发生故障被归因于载具以及装置之一不当接触，或是载具与转接器或插槽间的不当接触，个别地，或是因为-事实上-装置的故障。
技术实现思路
本专利技术的目的系提供一新颖的测试装置、一新颖的测试系统，以及一新颖的测试方法，特别是对于测试一半导体装置以及一载具之间的接触。本专利技术之此与其它目的系藉由权利要求第1项、第12项以及第14项达到。本专利技术之有利的再发展系于附属权利要求中指示。根据本专利技术之基本概念，一测试方法，特别是对于测试一半导体装置以及一载具间之接触，系被提供，其中该方法包含下列步骤以一半导体装置加载一载具，其特征在于载具以及半导体装置间之接触系在载具已经被加载半导体装置之后马上被测试。有利地，测试方法更加包含下列步骤连接载具至一测试装置。较佳地，载具以及半导体装置间之接触系接着藉由连接至载具之测试装置而被测试。当载具首先被连接至测试装置，以及随后只有载具以半导体装置(3a)被加载系特别更好的(且上述接触测试系之后马上被执行)。本专利技术之一有利的发展中，载具系在一载具加载站被加载，以载具以及半导体装置间之接触在载具被运送到下一站之前被测试，特别是被运送到一半导体装置功能测试站。此避免-在载具以及半导体装置间之不当接触的实例中-一相应错误之存在系仅被侦测于下一站，特别是在半导体装置功能测试站。当载具以及半导体装置间之接触已经在一相对短时间之后被测试，其系特别有利的，特别是小于2秒，或者小于1、0.5或0.1秒在载具已经被加载半导体装置之后。根据本专利技术之一进一步的观念，一测试系统被提供，包含一测试装置可能连接一载具，以及其系被架构以使测试装置在载具已经被加载一半导体装置之后马上测试载具以及半导体装置间之接触。再者，根据本专利技术之一第三观念，一测试装置使用于此类型之一测试系统中系被提供，由于被架构之测试装置以使其在一载具已经被加载一半导体装置之后测试载具以及半导体装置间之接触。附图说明在下列中，本专利技术将被详细解释藉由一实施例以及被随附的图标。图标中显示图1、半导体装置之制造期间藉由相应的半导体装置所行经的站台之一概要的表示；图2、一概要图标详细的表现图1所描述之载具加载站，以及该处所提供之测试系统，用以阐明本专利技术之实施例所执行之测试方法；图3、一概要图标表现根据本专利技术之实施例在测试方法期间所执行之方法步骤之一流程图。具体实施例方式图1概略地显示一些(一复数的进一步，未显示)站台A、B、C、D在制造半导体装置3a、3b、3c以及3d期间藉由相应的半导体装置3a、3b、3c、3d而被通过。在站台A，仍然可用于一硅碟或一晶圆2上之半导体装置3a、3b、3c以及3d，分别地，藉由一测试系统5而遭受一测试方法。在其之前，晶圆2，在图1中未显示的站台且在站台A、B、C、D之前被处理，遭受适当的、传统的涂覆、曝光、蚀刻、扩散以及植入处理步骤。半导体装置3a、3b、3c以及3d可能，举例来说，恰当的被整合(模拟或数字)计算机电路，或半导体内存装置例如功能性的内存装置(PLAs、PALs等等)或桌上内存装置(例如ROMs或RAMs)，特别是SRAMs以及DRAMs(此如DRAMs(动态随机存取内存或动态读写内存，分别地))具有双资料速率(DDR-DRAMs＝双资料速率DRAMs)，有利地为高速DDR RAMs)。分别地，于站台A用以测试晶圆2上之半导体装置3a、3b、3c以及3d所需要之电压或测试讯号系藉由一测试装置6被产生，且藉由一半导体装置探针板8(更确切地藉由探针板8所提供之适当的接触针9a、9b)，应用半导体装置3a、3b、3c以及3d之相应的垫件。当测试方法已经被顺利地结束，晶圆2被再一次(以一完全自动的方法)传送到接着的站台B(参见箭头F)且在该处，藉由一恰当的机器7，被锯开(或如刮以及打破)，因此个别的半导体装置3a、3b、3c、3d然后可以作用。在被锯开之前，晶圆2可能，以一就其本身而言已知的方法，已经被一金属薄片所覆盖。晶圆2在站台B被锯开之后，装置3a、3b、3c、3d(再次以一完全自动的方式，如藉由一恰当的运送机器)被运送到下一个接下来的站台C(此处一载具加载站C)(如直接地(或间接地，分别地)，或者如藉由一恰当的托盘)(参见箭号G)，且那里-个别地每一个-被以一完全自动的方法加载藉由一恰当的机器10(加载或加载-/载出机器，分别地)在一载具11a或一封装11a，分别地-参见步骤I，图3-(二者择一地，上述运送机器之功能以及上述加载机器10可能，例如，亦被一单一机器所接管)。如图1中更说明的，一测试系统1(或每一个相似的结构之几个测试系统)系被提供于载具加载站C，藉由该站台一特定的测试方法，其将被详细解释于下，系被执行于载具加载站C。图2显示载具加载站C之一概略图标详细说明。如图2所描述，在载具加载站C个别的载具11a系首先(以一完全自动的方法，如藉由一适当的，而未显示的，分离机器(或如上述加载或加载/运送机器，分别地))被引导在一载具插槽12或载具转接器12，分别地，其系被连接至一相应的测试装置4(参见箭号K)。作为载具11，一传统的TSOP66载具可能，举例来说可被使用，且作为插槽12，为一传统的TSOP66插槽。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试方法，特别是对测试一半导体装置(3a)以及一载具(11a)间之接触，其中该方法包含下列步骤以一半导体装置(3a)加载一载具(11a)，其特征在于该载具(11a)以及该半导体装置(3a)之间的接触系在该半导体装置(3a)加载该载具(11a)之后马上被测试。2.根据权利要求第1项所述之方法，其中更包含下列步骤连接该载具(11a)至一测试装置(4)。3.根据权利要求第2项所述之方法，其中首先所有该载具(11a)系被连接到该测试装置(4)，以及随后只有该载具(11a)以该半导体装置(3a)被加载。4.根据之前所述之任何一项的权利要求，其中该载具(11a)系在一载具加载站(C)被加载，以及其中介于该载具(11a)以及该半导体装置(3a)间之该接触系在载具(11a)被运送至下一站(D)之前被测试。5.根据权利要求第2项至第4项中其中一项所述之方法，其中该载具(11a)以及该半导体装置(3a)间之该接触系被一测试装置(4)所测试。6.根据权利要求第5项所述之方法，其中该测试装置(4)系被如此架构其系想要测试该载具(11a)以及该半导体装置(3a)间之该接触，但是不测试该半导体装置(3a)之功能。7.根据前述任何一项之权利要求所述之方法，其中该载具(11a)以及该半导体装置(3a)间之该接触系被测试少于2秒，特别是在该载具(11a)加载该半导体装置(3a)之后小于1、0.5或0.1秒。8.根据前述任何一项之权利要求所述之方法，其中其系被决定在该载具(11a)以及该半导体装置(3a)间之该接触之测试期间，是否一电接触在该载具(11a)之加载该半导体装置(3a)之后已经被建立在该半导体装置...

【专利技术属性】
技术研发人员：H·霍普，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：