带电量评价装置、其制造方法及带电量的评价方法制造方法及图纸

一种带电量评价装置，具备：　　　　基板，实质上具有内在的未掺杂硅层；　　　　ｐ型区域，岛状散布在上述未掺杂硅层上；　　　　第１绝缘层，设在上述未掺杂硅层及上述ｐ型区域的上面。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的带电量评价装置及用其评价半导体装置带电量的方法。
技术介绍
在半导体装置制造工序中的半导体装置的带电，导致半导体装置的可靠性的降低及性能的劣化。为此，需要高精度测定制造工序中产生的半导体基板或半导体装置的带电的方法。但是，在以往的技术中，没有直接测定该半导体装置中的带电量的方法，只有推测认为半导体装置在制造工序中接受的带电量的方法。作为这种间接的带电量的推测方法的例子，有以下两种。首先，第一种方法，是特开平10-270519号公报所述的利用MOS电容器的方法。在该方法中，制作由半导体基板和上部电极(栅极)夹着绝缘膜的结构的MOS电容器，然后对其实施想要评价的处理。之后，测定该MOS电容器的栅极(上部电极)—基板间的漏电流，从其结果推测半导体装置中积存的电荷量。该方法是利用栅漏电流依赖于作为应力沿栅极流动的总电荷量而变化的原理的方法。如果通过一定的处理，在MOS电容器蓄积电荷，该电荷向基板侧逃逸。此时，通过栅极绝缘膜的电荷由于在绝缘膜中形成固定电荷或界面能级，因此栅极绝缘膜的特性改变，结果，栅极—基板间的漏电流改变。第二种方法，是特开平05-90374号公报所述的方法。在该方法中，制作晶体管，对该晶体管实施想要评价的处理。之后，测定该晶体管的电流—电压特性，从处理前后的电流值的差异推测半导体装置中积存的电荷量。该方法也与第一种方法一样，是积极利用在电荷通过栅极绝缘体时，在栅极绝缘膜中形成固定电荷或界面能级的实验事实的方法，是用Idsat调查栅极绝缘膜的膜质变化的间接研究带电量的方法。此处，Idsat表示晶体管工作时的漏极饱和电流。如果采用上述的带电量的推测方法，由于是以栅极氧化膜的劣化，间接评价半导体装置的制造工序中产生的带电，所以很难高精度地充分定量测定带电量。此外，由于哪一种方法都需要制作器件等，很麻烦，难于实现简便的带电量评价。除此之外，在以往的方法，还存在不能了解半导体装置目前的带电量本身的问题。
技术实现思路
本专利技术的目的是提供一种可定量且简便评价半导体装置的带电量的带电量评价装置及带电量评价方法。本专利技术的第1的带电量评价装置，具备实质上具有内在的未掺杂硅层的基板、岛状散布在上述未掺杂硅层的p型区域及设在上述未掺杂硅层和上述p型区域的上面的第1绝缘层。由此，在对带电量评价装置施加离子注入或腐蚀等处理时，由于产生的电荷从电势上看蓄积在p型区域，因此通过用阳极氧化的原理进行湿法腐蚀，可以计算出基于一定处理而在带电量评价装置中产生的电荷量。特别是，由于正电荷一直保持至电荷量的测定时，所以能够定量进行带电量的评价。在上述基板中，通过在位于上述未掺杂硅层下面的区域设置第2绝缘层，由于蓄积在p型区域的正电荷难以向下方遗漏，所以能够更准确地评价带电量。上述第2绝缘层的厚度优选在1nm以上、500nm以下。特别是，通过使第2绝缘层的厚度在1nm以上，保持在p型区域的正电荷变得难于通过隧道效应向下方遗漏。上述未掺杂硅层的厚度优选在10nm以上、10μm以下。上述p型区域所含的杂质浓度优选在1×1016cm-3以上、1×1023cm-3以下。通过使p型区域所含的杂质浓度在1×1016cm-3以上，能够有效进行p型区域的湿法腐蚀。上述未掺杂硅层所含的杂质浓度优选在1×1015cm-3以下。通过使上述第1绝缘层的厚度在1nm以上、500nm以下，能防止蓄积在p型区域的电荷向上面方向遗漏，同时，能够在想要评价的处理后，在p型区域感应及蓄积正电荷。通过在上述半导体基板的背面上再设置由绝缘体构成的第3绝缘层，也能够利用背面清洗机处理评价带电量。上述第3绝缘层的厚度优选在1nm以上、500nm以下。通过在上述第1绝缘层的上面再形成导体膜，利用干法腐蚀该导体膜，能够估计干法腐蚀栅极时的基于等离子造成的损伤。本专利技术的第2带电量评价装置，具备基板，具有硅层；p型区域，被上述硅层包包围，价电子带端的电势比上述硅层高，且由含有p型杂质的硅构成；第1绝缘层，设在上述硅层及上述p型区域的上面。由此，在要评价基于某种处理而产生的带电量时，由于能够通过在p型区域封闭、蓄积该处理产生的正电荷，如在该状态下用氟酸等腐蚀处理，能够定量且简便地从p型区域的腐蚀量计算出处理产生的电荷量。在上述基板中，通过在位于上述硅层下面的区域设置第2绝缘层，由于蓄积在p型区域的正电荷变得难于向下方遗漏，所以能够更准确地评价带电量。本专利技术的第3带电量评价装置，具备基板，具有第1绝缘层；p型区域，岛状散布在上述绝缘层上，由含p型杂质的硅构成；第2绝缘层，设在上述第1绝缘层及上述p型硅层的上面。如果采用本构成，由于蓄积在p型区域的电荷不仅难于向下方向泄漏，而且也变得难于向横方向泄漏，所以能够进行更准确的带电量评价。本专利技术的带电量评价装置的制造方法，包括如下工序在基板上形成第1绝缘层的工序；在上述第1绝缘层的上面形成实质上内在的未掺杂硅层的工序；在上述未掺杂硅层上有选择地导入p型杂质，在上述未掺杂硅层上形成岛状散布的p型区域的工序；在上述未掺杂硅层及上述p型区域的上面形成第2绝缘层的工序。采用此方法，能够制造本专利技术的带电量评价装置。本专利技术的带电量的评价方法，包括如下工序准备带电量评价装置的工序(a)，所述带电量评价装置包括在上部具有第1绝缘膜的半导体基板、设在上述第1绝缘膜上的实质上内在的未掺杂硅层、包包围在上述未掺杂硅层中并由含有p型杂质的硅构成的p型区域、设在上述未掺杂硅层及上述p型区域的上面的第2绝缘层；对上述带电量评价装置实施规定的处理的工序(b)；在上述工序(b)之后，在腐蚀液中浸渍上述带电量评价装置，至少根据阳极氧化的原理腐蚀上述p型区域的工序(c)；从上述p型区域的腐蚀量，计算出通过上述规定的处理在带电量评价装置中产生的电荷量的工序(d)。采用该方法，由于能在p型区域将在规定处理中产生的电荷保持到上述工序(c)时，所以能够定量且简便地从p型区域的腐蚀量计算出带电量。因此，能够用该方法开发带电量小的处理等。通过使在上述工序(c)所用的腐蚀液中包含含有F原子的离子，能够高效率进行在上述工序(c)的腐蚀。在上述工序(d)，通过从上述p型区域的重量变化，计算出上述p型区域的腐蚀量，在每块基板(晶片)上的第2绝缘膜的厚度均匀时，能够准确测定腐蚀量。上述带电量评价装置还具有设置在上述半导体基板的背面上的背面侧绝缘膜，在上述工序(b)的规定的处理，也可以是清洗上述背面侧绝缘膜的背面清洗机处理。此外，在上述工序(b)的规定的处理也可以是离子注入。此外，上述带电量评价装置还具有设置在上述第2绝缘膜上的导体膜，在上述工序(b)的规定的处理也可以是上述导体膜的干法腐蚀。在此种情况下，在工序(d)计算出的电荷量成为基于栅极的图案形成时产生的等离子造成的栅极绝缘膜等的损伤指标。附图说明图1中(a)～(d)是表示本专利技术的实施方式的带电量评价用晶片的制造方法的剖面图。图2是表示在绝缘膜的沟道部分形成p型区域6时的带电量评价晶片的剖面图。图3中(a)、(b)是表示用于本专利技术的实施方式的带电量评价法的剖面图。图4是说明氢氟酸和p型硅的反应机理的图。图5中(a)～(d)是被腐蚀的p型区域的显微镜照片及SEM表面照片。图6中(a)表示本专利技术的实施方式的带电量本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带电量评价装置，具备基板，实质上具有内在的未掺杂硅层；p型区域，岛状散布在上述未掺杂硅层上；第1绝缘层，设在上述未掺杂硅层及上述p型区域的上面。2.如权利要求1所述的带电量评价装置，其特征在于在上述基板中，在位于上述未掺杂硅层的下面的区域，设置第2绝缘层。3.如权利要求2所述的带电量评价装置，其特征在于上述第2绝缘层的厚度在1nm以上、500nm以下。4.如权利要求1所述的带电量评价装置，其特征在于上述未掺杂硅层的厚度在10nm以上、10μm以下。5.如权利要求1所述的带电量评价装置，其特征在于上述p型区域所含的杂质浓度在1×1016cm-3以上、1×1023cm-3以下。6.如权利要求1所述的带电量评价装置，其特征在于上述未掺杂硅层所含的杂质浓度在1×1015cm-3以下。7.如权利要求1～6任何一项所述的带电量评价装置，其特征在于上述第1绝缘层的厚度在1nm以上、500nm以下。8.如权利要求1所述的带电量评价装置，其特征在于在半导体基板的背面上再设置由绝缘体构成的第3绝缘层。9.如权利要求8所述的带电量评价装置，其特征在于上述第3绝缘层的厚度在1nm以上、500nm以下。10.如权利要求1所述的带电量评价装置，其特征在于在上述第1绝缘层上还具有导体膜。11.一种带电量评价装置，具备基板，具有硅层；p型区域，被上述硅层包围，价电子带端的电势比上述硅层高，且由含有p型杂质的硅构成；第1绝缘层，设在上述硅层及上述p型区域的上面。12.如权利要求11所述的带电量评价装置，其特征在于在上述基板中，在位于上述硅层的下面的区域，设置第2绝缘层。13.一种带电量评价装置，具备基板，具有第1绝缘层；p型区域，岛状散布在上述绝缘层上，由含p型杂质的硅构成；第2绝缘层，设在上述第1绝缘层及...

【专利技术属性】
技术研发人员：仙石直久，松元道一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：