【技术实现步骤摘要】
本专利技术涉及将无源元件集成到用于连接集成电路、元件及其它半导体元件的硅载体结构内。
技术介绍
在先进的电子计算系统中，去耦电容器作为电荷储存器以维持总是伴随电路开关同时产生的瞬间电流冲击。它们用在芯片上以及所有平面的封装，包括单芯片和多芯片组件、板和背面。除此之外，在用于集成电路(IC)的供电系统中需要无源元件以减小电路开关同时的噪声或ΔI(德耳塔I)噪声。然而，人们越来越多的考虑在芯片上和芯片外系统中支持高频下足够的去耦电容容量的能力。在芯片的层面上，不断地缩小到更小的器件尺寸和更快的电路速度推动了对更高封装密度的需求，但也需要针对逐渐增加的去耦困境的新的解决方案。特别是，去耦电容器不仅要有足够的电容量，而且由于电路速度的增加，也必须能够在更短的时钟脉冲周期的时间内访问。在微处理器单元中要求提高电源效率，特别是对于便携式的计算和通讯需求，进一步加剧了该问题。一个提出的解决方案是时钟选通(关断芯片中不使用部分的时钟电路的能力)；然而，这显著增加了开关事件的数量，并且由于极大地增加了I噪声带来了新的复杂因素。为了获得所需的与ΔI噪声有关的电压波动的衰减，需要与去耦容性元件同时引入阻尼电阻元件。因此，需要解决这些问题并能将多种容性和阻性元件更有效地集成得更靠近处理器电路的新的解决方案。在一个解决方案中，去耦电容被结合到芯片的衬底内，如共同拥有的美国专利5,811,868中介绍的。目前使用的无源去耦元件通常基于薄或厚膜陶瓷技术、硅上薄膜、或形成到一个大封装内的几个小的分立的表面安装器件。对于电子封装应用，目前使用的分立电容器不具有足够低的寄生电感以用在为不...
【技术保护点】
【技术特征摘要】
1.一种用于互连半导体元件的载体，包括具有到至少一个半导体元件的连接的第一接口；具有到封装层的连接的第二接口；在所述第一和第二接口之间的衬底层，具有在其中构成的至少一个过孔，用于连接所述第一和第二接口的所述连接；在所述衬底层中构成的至少一个无源元件；以及与所述第一接口相关的导电元件组，用于将所述至少一个无源元件连接到所述半导体元件和/或所述封装层。2.根据权利要求1的用于互连半导体元件的载体，其中所述导电元件组包括一个或多个接触焊盘、互连过孔和/或互连布线，以紧密的电接近连接的方式将所述至少一个无源元件连接到所述半导体元件和所述其它封装层，以提供能够快速充放电的通路，从而提供快速响应时间。3.根据权利要求1的用于互连半导体元件的载体，其中所述至少一个过孔涂覆有一层低介电常数绝缘体并填充导电材料形成导电元件。4.根据权利要求3的用于互连半导体元件的载体，其中所述低介电常数绝缘体是从包括氧化硅、无定形氢化氮化硅、碳化硅、含有Si、C、O和H的无定形膜及其组合的组中选择的材料。5.根据权利要求1的用于互连半导体元件的载体，其中所述衬底由硅制成。6.根据权利要求1的用于互连半导体元件的载体，其中所述半导体芯片通过微连接输入/输出接触连接到所述第一接口。7.根据权利要求1的用于互连半导体元件的载体，其中所述第二接口通过可控塌陷芯片连接球连接到所述封装层。8.根据权利要求1的用于互连半导体元件的载体，其中所述至少一个无源元件包括去耦电容器。9.根据权利要求8的用于互连半导体元件的载体，其中所述至少一个去耦电容包括多个沟槽电容器。10.根据权利要求9的用于互连半导体元件的载体，其中所述沟槽电容器包括从衬底的表面延伸到衬底中的沟槽阵列；以及所述沟槽衬以第一导电材料、高介电常数绝缘体和第二导电材料，形成沟槽电容。11.根据权利要求10的用于互连半导体元件的载体，其中所述沟槽的宽度在100nm和1000nm之间，深度与宽度的比在2到50之间。12.根据权利要求10的用于互连半导体元件的载体，其中所述第一导电材料是从包括W、Ti、Ta、Co、Zr、Hf、它们的导电氮化物、它们的硅化物和它们的导电硅氮化物及其组合；Cu、Ni、Pt、Zr；Nb、Mo、V、Ir、Re、Rt及其组合的组中选择的。13.根据权利要求10的用于互连半导体元件的载体，其中所述高介电常数绝缘体是从包括氮化硅、氮氧化硅、氧化铝、氮化铝、氧化锆、氧化铪、氧化钽、钛酸锶钡、钛酸锆钡及其组合的组中选择的。14.根据权利要求9的用于互连半导体元件的载体，其中所述第二导电材料是从包括W、Ti、Ta、Co、Zr、Hf、它们的导电氮化物、它们的硅化物和它们的导电硅氮化物；Cu、Ni、Pt、Zr；Nb、Mo、V、Ir、Re、Rt及其组合；以及多晶硅的组中选择的。15.根据权利要求9的用于互连半导体元件的载体，其中所述深沟槽电容器包括金属绝缘体金属沟槽电容器。16.根据权利要求9的用于互连半导体元件的载体，其中所述沟槽电容包括金属绝缘体硅沟槽电容器。17.根据权利要求15的用于互连半导体元件的载体，其中所述金属绝缘体金属沟槽电容器包括延伸到衬底中的沟槽阵列；通过在沟槽的表面淀积金属涂层形成的底部导电层；以及所述涂覆金属的沟槽衬以高介电常数绝缘体和第三导电材料，形成沟槽电容。18.根据权利要求16的用于互连半导体元件的载体，其中所述金属绝缘体硅沟槽电容器包括延伸到衬底中的沟槽阵列；通过掺杂所述衬底形成底部导电层；以及所述掺杂的沟槽衬以高介电常数绝缘体和第三导电材料，形成沟槽电容。19.根据权利要求8的用于互连半导体元件的载体，其中所述去耦电容器为基于过孔的电容器，还包括通过在过孔的内壁淀积金属涂层形成的底部导电层；在所述过孔的涂覆金属的内壁上的高介电常数绝缘体层，形成衬里；在所述过孔内部的导电填充物；以及其中所述去耦电容器是这样形成的，它以所述介质衬里作为电容器的电介质，所述内部导电填充物作为一个极板，所述金属涂覆层作为另一个极板。20.根据权利要求8的用于互连半导体元件的载体，其中所述去耦电容器为基于过孔的电容器，该电容器还包括在过孔的内壁上的高介电常数绝缘体覆层；在所述过孔内部的导电填充物；与所述过孔相邻的所述衬底层的密集掺杂区；以及其中所述去耦电容器是这样形成的，它以所述介质覆层作为电容器的电介质，所述内部导电填充物作为一个极板，所述衬底的所述密集掺杂区作为另一个极板。21.根据权利要求9的用于互连半导体元件的载体，还包括至少一个基于过孔的电容器，该电容器包括在过孔的内壁上的高介电常数绝缘体覆层；在所述过孔内部的导电填充物；与所述过孔相邻的所述衬底层的密集掺杂区；以及其中所述去耦电容器是这样形成的，它以所述介质覆层作为电容器的电介质，所述内部导电填充物作为一个极板，所述衬底的所述密集掺杂区作为另一个极板。22.根据权利要求1的用于互连半导体元件的载体，其中所述至少一个无源元件包括电阻元件，该电阻元件还包括具有电阻率的掺杂衬底层，用于抑制由于噪声引起的电压波动；将所述衬底层与所述第一接口分开的绝缘覆层；在所述绝缘覆层中构成的过孔，为到所述第一接口的所述连接提供导电通路；将所述衬底与所述第二接口分开的绝缘衬垫，在所述绝缘衬垫中构成导电通路，将所述衬底连接到在所述第二接口处的所述连接。23.根据权利要求9的用于互连半导体元件的载体，还包括一个电阻元件，该电阻元件包括具有电阻率的掺杂衬底层，用于抑制由于噪声引起的电压波动；将所述衬底层与所述第一接口分开的绝缘覆层；在所述绝缘覆层中构成的过孔，为到所述第一接口的所述连接提供导电通路；将所述衬底与所述第二接口分开的绝缘衬垫，在所述绝缘衬垫中构成导电通路，将所述衬底连接到在所述第二接口处的连接。24.根据权利要求22的用于互连半导体元件的载体，其中所述电阻元件具有缓变的电阻率。25.根据权利要求24的用于互连半导体元件的载体，其中朝向着所述第二接口，所述缓变的电阻率变德更高。26.根据权利要求8的用于互连半导体元件的载体，还包括电阻元件，该电阻元件包括具有电阻率的硅掺杂衬底层，用于抑制由于噪声引起的电压波动；将所述衬底层与所述第一接口分开的绝缘覆层；在所述绝缘覆层中构成的过孔，为到所述第一接口的所述连接提供导电通路；将所述衬底与所述第二接口分开的绝缘衬垫，在所述绝缘衬垫中构成导电通路，将所述衬底连接到在所述第二接口处的所述连接。27.根据权利要求21的用于互连半导体元件的载体，还包括电阻元件，该电阻元件包括具有电阻率的硅掺杂衬底层，用于抑制由于噪声引起的电压波动；将所述衬底层与所述第一接口分开的绝缘覆层；在所述绝缘覆层中构成的过孔，为到所述第一接口的所述连接提供导电通路；将所述衬底与所述第二接口分开的绝缘衬垫，在所述绝缘衬垫中构成导电通路，将所述衬底连接到在所述第二接口处的所述连接。28.一种用于互连半导体元件的载体，包括具有到至少一个半导体元件的连接的第一接口；具有到封装层的连接的第二接口；在所述第一和第二接口之间的衬底层，具有在其中构成的至少一个过孔，用于连接所述第一和第二接口的所述连接；从所述衬底的表面延伸到所述衬底中的沟槽阵列，适于作为元件；以及与所述第一接口相关的导电元件组，用于互连所述沟槽元件，并将所述沟槽元件连接到所述半导体元件。29.一种用于互连半导体元件的载体，包括具有到至少一个半导体元件的连接的第一接口；具有到封装层的连接的第二接口；在所述第一和第二接口之间的衬底层，具有在其中构成的至少一个过孔，用于连接所述第一和第二接口的所述连接；在所述衬底层中形成的至少一个存储单元；以及与所述第一接口相关的导电元件组，用于将所述存储单元连接到所述半导体元件。30.根据权利要求29的用于互连半导体元件的载体，还包括连接到所述至少一个存储单元的至少一个第二过孔，以允许所述至少一个存储单元直接连接到所述封装层。31.一种用于互连半导体元件的载体，包括具有到至少一个半导体元件的连接的第一接口；具有到封装层的连接的第二接口；在所述第一和第二接口之间的衬底层，具有在其中构成的至少一个过孔，用于连接所述第一和第二接口的所述连接；在所述衬底层中的至少一个光电子结构；以及与所述第一接口相关的导电元件组，用于将所述光电子结构连接到所述半导体元件。32.根据权利要求31的用于互连半导体元件的载体，还包括连接到所述至少一个光电子结构的至少一个第二过孔，以允许所述至少一个光电子结构直接连接到所述封装的另一层。33.根据权利要求28的用于互连半导体元件的载体，其中所述导电元件组包括一个或多个接触焊盘、互连过孔和/或互连布线。34.根据权利要求28的用于互连半导体元件的载体，其中所述衬底由硅制成。35.根据权利要求28的用于互连半导体元件的载体，其中所述半导体芯片通过微连接输入/输出接触连接到所述第一接口。36.根据权利要求28的用于互连半导体元件的载体，其中所述第二接口通过可控塌陷芯片连接球连接到所述封装的另一层。37.根据权利要求28的用于互连半导体元件的载体，还包括连接到所述沟槽阵列的至少一个第二过孔，以允许所述沟槽阵列直接连接到所述封装层。38.根据权利要求28的用于互连半导体元件的载体，其中所述沟槽阵列衬被衬以第一导电材料、高介电常数绝缘体和第二导电材料，以形成深沟槽电容。39.根据权利要求28的用于互连半导体元件的载体，其中所述沟槽的宽度在100nm和1000nm之间，深度与宽度的比在2到50之间。40.根据权利要求38的用于互连半导体元件的载体，其中所述第一导电材料是从包括W、Ti、Ta、Co、Zr、Hf、它们的导电氮化物、它们的硅化物和它们的导电硅氮化物及其组合；Cu、Ni、Pt、Zr；Nb、Mo、V、Ir、Re、Rt及其组合的组中选择的。41.根据权利要求38的用于互连半导体元件的载体，其中所述高介电常数绝缘体是从包括氮化硅、氮氧化硅、氧化铝、氮化铝、氧化锆、氧化铪、氧化钽、钛酸锶钡、钛酸锆钡及其组合的组中选择的。42.根据权利要求38的用于互连半导体元件的载体，其中所述第二导电材料是从包括W、Ti、Ta、Co、Zr、Hf、它们的导电氮化物、它们的硅化物和它们的导电硅氮化物；Cu、Ni、Pt、Zr；Nb、Mo、V、Ir、Re、Rt及其组合；以及多晶硅的组中选择的。43.根据权利要求38的用于互连半导体元件的载体，其中所述深沟槽电容包括金属绝缘体金属沟槽电容器。44.根据权利要求43的用于互连半导体元件的载体，其中...
【专利技术属性】
技术研发人员：M·P·胡齐克，R·H·德纳尔德，R·迪瓦卡茹尼，B·K·弗曼，R·詹米，C·纳拉扬，S·普鲁肖特哈曼，J·F·小谢泼德，A·W·托波尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。