具有无凹痕浅槽隔离的半导体器件及其制造方法技术

一种制造半导体器件的方法，包括如下步骤：　　　　（ａ）在半导体衬底的表面上形成图案，所述图案包括第一氮化硅膜并具有用于形成隔离沟槽的窗口；　　　　（ｂ）用所述图案作为掩模蚀刻所述半导体衬底，以形成隔离沟槽；　　　　（ｃ）沉积覆盖所述隔离沟槽内表面的第二氮化硅膜；　　　　（ｄ）形成覆盖所述第二氮化硅膜并掩埋所述隔离沟槽的第一氧化硅膜；　　　　（ｆ）蚀刻所述第一氧化硅膜，以去除在所述隔离沟槽上部区域中的所述第一氧化硅膜；　　　　（ｇ）蚀刻并去除所述第二氮化硅膜的暴露部分；　　　　（ｈ）形成掩埋所述隔离沟槽的第二氧化硅膜；　　　　（ｉ）用所述第一氮化硅膜作为停止物，对所述第二氧化硅膜进行化学机械抛光；以及　　　　（ｊ）蚀刻并去除暴露出的所述第一氮化硅膜。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法，并且更具体地涉及具有浅槽隔离(STI)的半导体器件及其制造方法。
技术介绍
本申请基于2002年12月26日提出的日本专利申请No.2002-376009，并要求其优先权，在本文中通过引用而结合了其全部内容。硅的局部氧化(LOCOS)已经被用作半导体器件的隔离。根据LOCOS技术，在硅衬底上形成作为缓冲层的氧化硅膜之后，形成作为用来防止氧化的掩模层的氮化硅膜。在对氮化硅膜进行图案化之后，经由氧化硅膜对硅衬底的表面有选择地进行热氧化。当对硅衬底进行热氧化时，诸如氧气和水分的氧化性物质不仅进入到氮化硅膜的开口下的硅区(隔离区)，而且也进入到在氮化物层下面的缓冲氧化硅层下的邻近开口的硅区(有源区)。这些氧化性物质甚至还会氧化在氮化硅膜下的硅衬底表面，并形成叫做鸟嘴的氧化硅区。这个鸟嘴区基本上不能用作用于形成电子元件的有源区，因此减少了有源区的面积。在硅衬底上形成具有多种尺寸的孔的氮化硅膜，并对该衬底表面进行热氧化。在这种情况下，在小尺寸孔中的硅衬底表面上形成的氧化硅膜，比在大尺寸孔中的硅衬底表面上形成的氧化硅膜薄。这种现象叫做薄化(thinning本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括如下步骤(a)在半导体衬底的表面上形成图案，所述图案包括第一氮化硅膜并具有用于形成隔离沟槽的窗口；(b)用所述图案作为掩模蚀刻所述半导体衬底，以形成隔离沟槽；(c)沉积覆盖所述隔离沟槽内表面的第二氮化硅膜；(d)形成覆盖所述第二氮化硅膜并掩埋所述隔离沟槽的第一氧化硅膜；(f)蚀刻所述第一氧化硅膜，以去除在所述隔离沟槽上部区域中的所述第一氧化硅膜；(g)蚀刻并去除所述第二氮化硅膜的暴露部分；(h)形成掩埋所述隔离沟槽的第二氧化硅膜；(i)用所述第一氮化硅膜作为停止物，对所述第二氧化硅膜进行化学机械抛光；以及(j)蚀刻并去除暴露出的所述第一氮化硅膜。2.根据权利要求1所述的制造半导体器件的方法，还包括如下步骤(e)在所述步骤(f)之前，对所述第二氮化硅膜上的所述第一氧化硅膜进行化学机械抛光，以形成平整表面。3.根据权利要求1所述的制造半导体器件的方法，其中，所述步骤(f)是通过稀氢氟酸或者通过使用含有CF的气体的化学干法蚀刻来进行的。4.根据权利要求1所述的制造半导体器件的方法，其中，所述步骤(g)是通过使用热磷酸进行的。5.根据权利要求1所述的制造半导体器件的方法，其中，所述步骤(g)去除所述第二氮化硅膜，使其达到低于所述半导体衬底表面80到150nm的深度。6.根据权利要求1所述的制造半导体器件的方法，其中，所述第二氮化硅膜的厚度是20到40nm。7.根据权利要求1所述的制造半导体器件的方法，还包括如下步骤(k)在所述步骤(d)之后，对所述第一氧化硅膜进行退火，以使所述第一氧化硅膜的密度均匀。8.根据权利要求1所述的制造半导体器件的方法，还包括如下步骤(k)在所述步骤(h)之后，对所述第二氧化硅膜进行退火，以使所述第二氧化硅膜致密。9.根据权利要求1所述的制造半导体器件的方法，其中，所述步骤(g)蚀刻所述第二氮化硅膜的暴露部分，并且还进行过蚀刻，以使有源区上的所述第一氮化硅膜的侧壁缩进，并降低所述氮化硅膜的上表面。10.根据权利要求8所述的制造半导体器件的方法，其中，所述侧壁的缩进量是6nm到12nm。11.根据权利要求1所述的制造半导体器件的方法，其中，所述步骤(a)在所述第一氮化硅膜上堆叠覆盖层，该覆盖层具有与氮化硅不同的蚀刻特性，所述步骤(g)蚀刻所述暴露出的...

【专利技术属性】
技术研发人员：大田裕之，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：