【技术实现步骤摘要】
本专利技术涉及半导体器件，更具体地涉及自对准接触(SAC)应用的间隔片结构及其形成方法。
技术介绍
随着半导体器件越来越高度集成化，越来越难于在制造过程中保证适当的对不准裕度。这部分地是由于光刻和蚀刻技术的局限。例如随着电容器的节点接触与其相邻位线之间的间隔减少，越来越难于在位线之间形成接触孔而不引起电短路之类的问题。业内进行了各种偿试应对这些问题，譬如使用自对准(SAC)工艺。图1A至1E是截面图，示出使用常规的SAC工艺形成存储节点接触的工艺。参见图1A，在半导体基片(未示)上形成具有存储节点接触焊盘130的第一层间绝缘层120。在第一层间绝缘层120上形成第二层间绝缘层140。接着在第二层间绝缘层140上形成各含有一个位线150和封盖层160的位线叠层155。参见图1B，在位线叠层155上和在第二中间层140上形成氮化硅层180。如图1C所示，接着深蚀刻氮化硅层180，以形成单层的侧壁间隔片180’。参见图1D，在形成单层间隔片180’后，在包括深蚀刻的单层间隔片180’的位线叠层155上，和在第二中间层140上形成第三中间层190。参见图1E，然后用深蚀...
【技术保护点】
一种形成半导体器件的方法，所述的方法包含：在半导体基片上形成相邻的导电图形，导电图形各有导线和封盖层；在相邻的导电图形之间形成第一间隔片形成层，所述第一间隔片形成层形成在封盖层的顶表面与导线的底表面之间；在导电图形上 共形地形成第二间隔片形成层；在第二间隔片形成层上形成第一层间绝缘层；在第一层间绝缘层中形成一个开孔，所述开孔延伸到第一间隔片形成层的一部分；以及用第二间隔片形成层作蚀刻掩模，蚀刻第一间隔片形成层的这个部分，以在导电图 形的侧壁上形成单层间隔片。
【技术特征摘要】
KR 2003-3-31 19873/20031.一种形成半导体器件的方法，所述的方法包含在半导体基片上形成相邻的导电图形，导电图形各有导线和封盖层；在相邻的导电图形之间形成第一间隔片形成层，所述第一间隔片形成层形成在封盖层的顶表面与导线的底表面之间；在导电图形上共形地形成第二间隔片形成层；在第二间隔片形成层上形成第一层间绝缘层；在第一层间绝缘层中形成一个开孔，所述开孔延伸到第一间隔片形成层的一部分；以及用第二间隔片形成层作蚀刻掩模，蚀刻第一间隔片形成层的这个部分，以在导电图形的侧壁上形成单层间隔片。2.如权利要求1所述的方法，其中第一间隔片形成层基本上在封盖层的顶表面之下。3.如权利要求1所述的方法，其中第一间隔片形成层的顶表面大致位于封盖层的顶表面和导线的底表面的中间。4.如权利要求1所述的方法，其中形成第一间隔片形成层包含淀积覆盖在导电图形上的介电层并且调节介电层的高度。5.如权利要求4所述的方法，其中调节介电层的高度包含湿蚀刻介电层。6.如权利要求1所述的方法，其中共形地形成第二间隔片形成层包含在第一间隔片形成层上形成第二间隔片形成层。7.如权利要求1所述的方法，其中形成开孔包含暴露第二间隔片形成层的一部分；以及除去被暴露的第二间隔片形成层的部分以露出第一间隔片形成层的一部分。8.如权利要求1所述的方法，其还包含在形成开孔以前整平第一层间绝缘层。9.如权利要求1所述的方法，其中第二间隔片形成层具有相对于第一间隔片形成层的蚀刻选择性。10.如权利要求8所述的方法，其中整平的层间绝缘层具有相对于第二间隔片形成层的蚀刻选择性。11.如权利要求1所述的方法，其中蚀刻第一间隔片形成层的暴露部分同时形成与相邻导电图形之间的单层间隔片自对准的接触孔。12.如权利要求11所述的方法，其还包含在形成导电图形前顺序地在半导体基片上形成第二和第三层间绝缘层，所述的第二绝缘层具有形成于其中的接触焊盘。13.如权利要求12所述的方法，其中所述接触孔还伸过第三层间绝缘层以露出接触焊盘的部分。14.如权利要求12所述的方法，其还包含在电连接到接触焊盘的接触孔中形成接触芯柱。15.如权利要求1所述的方法，其中开孔是用于线型节点接触的。16.如权利要求1所述的方法，其中单层间隔片含有上部和下部，上部含有与下部不同的材料。17.如权利要求16所述的方法，其中所有的上部垂直地叠层在下部之上。18.如权利要求1所述的方法，其中第二间隔片形成层在形成单层间隔片的过程中具有未蚀刻的和基本上平坦的部分。19.一种形成半导体记忆器件的方法，所述的方法包含在半导体基片上形成第一层间绝缘层；在第一层间绝缘层中形成接触焊盘；在第...
【专利技术属性】
技术研发人员：李东俊，郑泰荣，李宰求，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。