集成电路制造技术

层叠的金属配线层形成电磁隔离构造，这些金属配线层通过通孔而相互连接，由此形成层叠构造的金属栅栏。金属栅栏以包围在集成电路内产生电磁场的螺旋电感等的元件的方式配置。此外，电磁波的Ｓｋｉｎｄｅｐｔｈ设为δ，ｃ设为光速，集成电路的动作频率设为ｆ，金属栅栏区域的横向尺寸设为ｄ，金属栅栏的包围线宽设为ＷＦ，通孔间隔设为Ｌ，信号的波长λ＝ｃ／ｆ时，ｄ≤λ／８，ＷＦ≥５δ，Ｌ≤λ／２０。能够降低集成电路中的、电磁或经由基板的耦合噪音。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路，特别是涉及要考虑RF频率下的电磁耦合的集成电路。
技术介绍
系统导通芯片(SOC)是在一个芯片内对由数字、模拟、高频等构成的多个信号或电路进行集成化所得。现今，如图11所示，这些电路模块的相互作用、特别是经由硅基板而在模拟电路或RF电路上耦合的数字开关噪音使器件特性降低。在CMOS混合器件设计中，与经由这样的数字开关噪音的基板的耦合的降低相对，使用深的N阱这一点已被公知。可是，RF电路在同一芯片上被集成化时，RF电路模块间(经由基板的电耦合与基板上方的磁耦合)的干涉对此有影响。RF耦合的程度与使用的频率一起增加。进而，在具有螺旋电感那样大的面积的RF无源元件中，在硅基板与有源元件间、及与邻接的器件容易产生耦合。例如，Low Noise Amplifier(LNA)的输入与在1.5GHz的RF频率下动作的VCO耦合时，由于VCO的大的信号(典型的为～1V)，用于检测天线信号(一般来说几微V)的灵敏度降低。为了抑制如螺旋电感-螺旋电感间耦合那样，RF器件彼此的耦合的影响，提出了如下所述的几个技术方案。(1)增大干涉的器件间的空间的技术。(2)在螺旋电感下方配置本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于：层叠的金属配线层形成电磁隔离构造，上述金属配线层通过金属配线层间的多个通孔而相互连接，上述各金属配线层通过上述通孔而连接，由此形成层叠构造的金属栅栏，上述金属栅栏以包围目标元件的方式配置，并 且电磁波的Ｓｋｉｎｄｅｐｔｈ设为δ，ｃ设为光速，集成电路的动作频率设为ｆ，金属栅栏区域的横向尺寸设为ｄ，金属栅栏的包围线宽设为ＷＦ，通孔间隔设为Ｌ，信号的波长λ＝ｃ／ｆ时，ｄ≤λ／８，ＷＦ≥５δ，Ｌ≤λ／２０。

【技术特征摘要】
JP 2003-4-4 102118/20031.一种集成电路，其特征在于层叠的金属配线层形成电磁隔离构造，上述金属配线层通过金属配线层间的多个通孔而相互连接，上述各金属配线层通过上述通孔而连接，由此形成层叠构造的金属栅栏，上述金属栅栏以包围目标元件的方式配置，并且电磁波的Skin depth设为δ，c设为光速，集成电路的动作频率设为f，金属栅栏区域的横向尺寸设为d，金属栅栏的包围线宽设为WF，通孔间隔设为L，信号的波长λ＝c/f时，d≤λ/8，WF≥5δ，L≤λ/20。2.如权利要求1所述的集成电路，其特征在于在上述金属栅栏的正下方包含由与基板导电类型相同的第1扩散层构成的护圈，上述护圈与固定电位连接，并且上述护圈与上述金属栅栏电分离。3.如权利要求1所述的集成电路，其特征在于在上述目标元件的下方，具有与基板接合的阱。4.如权利要求1所述的集成电路，其特征在于在上述目标元件的下方，具有与基板导电类型相同的低电阻层，上述低电阻层与固定电位连接，并且与上述金属栅栏电分离。5.如权利要求4所述的集成电路，其特征在于上述低电阻层的面积与通过上述金属栅栏而被包围的面积相等。6.如权利要求5所述的集成...

【专利技术属性】
技术研发人员：AO阿丹，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]