集成电路制造技术

本发明专利技术提供一种集成电路，包含衬底及位于衬底上的连接垫阵列，所述连接垫阵列包含内部连接垫列、多个第一内部金属层、外部连接垫列以及多个第一外部金属层。其中每一内部连接垫的位置都与多个内部连接垫开窗相关；多个第一内部金属层分别耦接至内部连接垫列的多个内部连接垫；每一外部连接垫的位置都与多个外部连接垫开窗相关，且外部连接垫列与内部连接垫列相互交错；以及多个第一外部金属层分别耦接至外部连接垫列的多个外部连接垫，其中至少一个内部连接垫与相邻的第一外部金属层重叠。所述的集成电路能够减小集成电路芯片连接垫间距，并保持良好电迁移特性。

【技术实现步骤摘要】

本专利技术有关于一种复合集成电路(complex integrated circuit)的连接垫 阵列(bond pad array)，且特别有关于一种具有小连接垫间距(pitch)及良好电迁移 (electro-migration)特性的连接垫阵列。
技术介绍
集成电路(Integrated Circuit,以下简称为IC)芯片是利用金属连接垫从其它 电路接收信号，以及将信号提供给其它电路。所述连接垫是由多个金属层构成，其通常为矩 形，而所述金属层中的某些金属层也可用于在连接垫及IC芯片的其它电路间传送信号。由 一个或多个金属层形成的导线(conductive line)将连接垫连接至电路。 对于芯片来说，连接垫尺寸相对较大，因此连接垫的排列(arrangement)限制了 电路的剩余空间。连接垫通常排列在IC芯片边缘周围。为了更有效地利用空间，复合IC 芯片包含由连接垫构成的两个或更多同心环，其位置交错排列。连接垫的交错排列可使外 部连接垫列的导线位于内部连接垫列的连接垫之间。 请参考图1。图1是现有技术中复合IC芯片IOO—部分的结构的示意图。如图所 示，复合IC芯片100包含5个连接垫112、 114、 116、 122及124，其中连接垫112、 114、 116、 122形成复合IC芯片100的外部连接垫列，连接垫122、 124形成复合IC芯片100的内部连 接垫列。导线113、115、117位于内部连接垫列的连接垫之间，并分别耦接至外部连接垫列 的连接垫112、114、116。导线123、125分别耦接至内部连接垫列的连接垫122、124。由图 示可看出，耦接于外部连接垫列的连接垫112、114、116的导线113、115、117的宽度受限于 内部连接垫列的连接垫122、 124。 此外，请参考图2，图2是图1中连接垫122的连接垫结构120的剖面示意图。如 图所示，完整的连接垫结构120包含多层，其包含顶部金属层Mt。p 123 (即导线123)、连接垫 122、用于将连接垫122与顶部金属层Mt。p 123连接的通孔20以及透过通孔12及14连接至 顶部金属层M一 123的金属层Mt。p—i 123a。通孔的连接使顶部金属层Mt。p 123与金属层Mt。p—i 123a具有相同的电位。由图示可看出，连接垫122的位置与连接垫开窗(pad opening)相 关，且顶部金属层Mt。p 123与金属层Mt。p—工123a都比连接垫122宽。请注意，顶部金属层Mt。p 123及金属层Mt。p—工123a其中之一可用于将信号传送至复合IC芯片100的电路。 导线(金属层123或123a)的尺寸(或宽度)可影响连接垫122提供给复合IC 芯片100的功率量(amount of power)，利用较宽导线可以比利用较窄导线提供更多功率。 如图l所示，若连接垫间距(相邻连接垫间的距离)增加，则导线宽度也可增加。复合IC 芯片100的功率与连接垫数量之间，需要一种权衡(trade-off)。此外，若连接垫间距减小 (连接垫的位置相互更接近)，则电迁移问题很可能发生。
技术实现思路
为了减小集成电路芯片连接垫间距并保持良好电迁移特性，特提供以下技术方3案 本专利技术实施例提供一种集成电路，包含衬底以及位于衬底上的连接垫阵列。所述 连接垫阵列包含内部连接垫列、多个第一内部金属层、外部连接垫列以及多个第一外部金 属层。所述内部连接垫列中每一内部连接垫的位置都与多个内部连接垫开窗相关；所述多 个第一内部金属层分别耦接至所述内部连接垫列的多个内部连接垫，以在所述多个内部连 接垫与内部电路间传送信号，其中至少一个第一内部金属层的宽度小于对应的内部连接垫 的宽度；所述外部连接垫列中每一外部连接垫的位置都与多个内部连接垫开窗相关，且所 述外部连接垫列与所述内部连接垫列相互交错；以及所述多个第一外部金属层分别耦接至 所述外部连接垫列的多个外部连接垫，以在所述多个外部连接垫与所述内部电路间传送信 号，其中至少一个内部连接垫与相邻的第一外部金属层重叠。 以上所述的集成电路能够通过交错排列连接垫而减小集成电路芯片连接垫间距， 并保持良好电迁移特性。附图说明 图1是现有技术中复合IC芯片一部分的结构的示意图。 图2是图1中连接垫的连接垫结构的剖面示意图。 图3是依本专利技术实施例的连接垫结构的剖面示意图。 图4是依本专利技术实施例的复合IC芯片的示意图。具体实施例方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属
的 技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利 要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准 则。在通篇说明书及权利要求项中所提及的「包括」为一开放式的用语，故应解释成「包括 但不限定于」。此外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中 描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它 装置或连接手段间接地电气连接至第二装置。 本专利技术的目的之一是为复合IC芯片提供一种新的连接垫结构，其连接垫间距小、 可增加功率供给，且不会增加电迁移。 —般来说，集成电路包含衬底以及位于衬底上的连接垫阵列。请参考图3，图3是 依本专利技术实施例的连接垫结构300的剖面示意图。连接垫322的位置与连接垫开窗相关。 连接垫322透过连接垫通孔320耦接至顶部金属层Mt。p 323及次顶部(second top)金属层 Mt。p—i 323a。图3中仅画出了顶部金属层Mt。p 323与次顶部金属层Mt。p—工323a，请注意，连接 垫结构300可包含比图中所示更多的层。顶部金属层M一 323与次顶部金属层Mt。p—工323a 透过通孔312及314相互耦接，从而保证两金属层的电位相同。此外，请注意，顶部金属层 Mt。p 323与次顶部金属层Mt。p—工323a其中之一可传送电流，S卩，两金属层其中之一可形成导 线，而另一金属层可作为支撑层以减小连接垫结构300的应力。此外，所述另一金属层的形 状可为空心环(hollow ring)等空心结构，或其它支撑结构。 如图3所示，与图2中现有技术的连接垫结构120相比，连接垫通孔320、顶部金属层M一 323及次顶部金属层Mt。p—工323a的宽度实质上都有所减少。图示中连接垫通孔320 的宽度与顶部金属层M一 323的宽度相同，但其宽度也可以比顶部金属层Mt。p 323的宽度 小。顶部金属层M一 323的宽度及次顶部金属层Mt。p—工323a的宽度并非仅限于相同。尽管 顶部金属层Mt。p 323的宽度有所减少，但并不会对导线产生很大影响，因为顶部金属层Mt。p 323比其它金属层薄得多，从而能够承受比其它金属层更大的电流。 因此，上述结构可用于复合IC芯片的内部连接垫。内部连接垫与复合IC芯片中 电路之间更短的距离，以及顶部金属层仍可承受足够大电流的状况，都不会对由内部连接 垫提供的功率产生很大副作用(negative effect)。而且，上述复合IC芯片中内部连接垫 的新结构可使外部连接垫能够传送更大电流，其详细解释如下。 请参考图4。图4是依本本文档来自技高网...

【技术保护点】
一种集成电路，包含：衬底；以及位于该衬底上的连接垫阵列，该连接垫阵列包含：内部连接垫列，该内部连接垫列中每一内部连接垫的位置都与多个内部连接垫开窗相关；多个第一内部金属层，分别耦接至该内部连接垫列的多个内部连接垫，以在该多个内部连接垫与内部电路间传送信号，其中至少一个第一内部金属层的宽度小于对应的内部连接垫的宽度；外部连接垫列，该外部连接垫列中每一外部连接垫的位置都与多个外部连接垫开窗相关，且该外部连接垫列与该内部连接垫列相互交错；以及多个第一外部金属层，分别耦接至该外部连接垫列的多个外部连接垫，以在该多个外部连接垫与该内部电路间传送信号，其中至少一个内部连接垫与相邻的第一外部金属层重叠。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：萧全成，李洪松，林奕成，饶哲源，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]