半导体装置及其制造方法制造方法及图纸

提供一种半导体装置及其制造方法。用旋转离子注入法将Ａｓ及Ｂ注入槽（３）的侧面中，通过利用扩散系数的不同，将被槽（３）夹在中间的ｎ↑［－］型外延Ｓｉ层变成由沿横向排列的ｎ型柱层（５）／ｐ型柱层（４）／ｎ型柱层（５）构成的、实际上具有与超结型结构相同的作用的半导体结构。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别是涉及包括功率MOSFET(金属氧化物半导体场效应晶体管)的的改进。
技术介绍
图21表示现有的具有代表性的功率MOSFET的剖面图。图中，81表示作为n+型漏层的杂质浓度高的n+型Si衬底，在该n+型Si衬底81上形成杂质浓度低的n-型外延Si层82。在该n-型外延Si层82的表面上有选择地形成p型基层83，再在该p型基层83的表面上有选择地形成杂质浓度高的n+型源扩散层84。在被该n+型源扩散层84和n-型外延Si层82夹在中间的p型基层83上，夹着栅绝缘膜85设置栅极86。在这种功率MOSFET、即平面型功率MOSFET中，构成从n+型Si衬底81的背面经过n-型外延Si层82至MOS部件的电流路径，所以部件导通时的电阻(导通电阻)与n-型外延Si层82的厚度(外延厚度)有关。另外，由于耗尽层延伸到n-型外延Si层82内，所以由外延厚度决定耐压维持。导通电阻及耐压的代表性的值分别为1.52Ω及746V。这样，图21中所示的现有的功率MOSFET由于电流路径和维持耐压的区域是相同的，所以为了高耐压化，如果使外延层厚，则导通电阻增大，反之，如果使外延层薄，降本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包括：第一导电类型半导体衬底；将该第一导电类型半导体衬底作为第一导电类型漏层的纵型的功率ＭＯＳＦＥＴ；以及使该功率ＭＯＳＦＥＴ与其他元件分离、在上述第一导电类型半导体衬底上形成的分离构件，上述功率ＭＯＳＦＥＴ包含：有选择地在上述第一导电类型半导体衬底的主面上形成的由三个半导体层构成的半导体结构，其中上述三个半导体层由第二导电类型半导体层、以及夹着该第二导电类型半导体层的侧面形成的两个第一导电类型半导体层构成，且上述第二导电类型半导体层和上述第一导电类型半导体层的ｐｎ结面相对于上述第一导电类型半导体衬底的主面大致垂直；在上述第二导电类型半导体层的上部表面上形成的杂质浓度...

【技术特征摘要】
【国外来华专利技术】JP 2001-9-19 285472/20011.一种半导体装置，其特征在于包括第一导电类型半导体衬底；将该第一导电类型半导体衬底作为第一导电类型漏层的纵型的功率MOSFET；以及使该功率MOSFET与其他元件分离、在上述第一导电类型半导体衬底上形成的分离构件，上述功率MOSFET包含有选择地在上述第一导电类型半导体衬底的主面上形成的由三个半导体层构成的半导体结构，其中上述三个半导体层由第二导电类型半导体层、以及夹着该第二导电类型半导体层的侧面形成的两个第一导电类型半导体层构成，且上述第二导电类型半导体层和上述第一导电类型半导体层的pn结面相对于上述第一导电类型半导体衬底的主面大致垂直；在上述第二导电类型半导体层的上部表面上形成的杂质浓度比上述第二导电类型半导体层高的第二导电类型基层；在该第二导电类型基层的表面上有选择地形成的第一导电类型源扩散层；在由该第一导电类型源扩散层和上述第一导电类型半导体层夹在中间的上述第二导电类型基层上形成的栅绝缘膜；以及在该栅绝缘膜上形成的栅极。2.根据权利要求1所述的半导体装置，其特征在于上述第一导电类型半导体层中的第一导电类型杂质的浓度为3～18×1015原子/cm3，上述第二导电类型半导体层中的第二导电类型杂质的浓度为0.2～8×1015原子/cm3。3.根据权利要求1所述的半导体装置，其特征在于上述第一导电类型半导体层中的第一导电类型杂质是砷，上述第二导电类型半导体层中的第二导电类型杂质是硼。4.根据权利要求1所述的半导体装置，其特征在于在上述第二导电类型半导体层中的第二导电类型杂质的总量为A，夹着上述第二导电类型半导体层的两侧的上述两个第一导电类型半导体层中的第一导电类型杂质的总量为B的情况下，满足不等式100×|A-B|/B≤5。5.根据权利要求1所述的半导体装置，其特征在于在上述第一导电类型半导体层的上部表面上形成杂质浓度比上述第一导电类型半导体层高的第一导电类型扩散层。6.根据权利要求5所述的半导体装置，其特征在于上述第一导电类型扩散层中的第一导电类型杂质的浓度和第一导电类型源扩散层中的第一导电类型杂质的浓度大致相同。7.根据权利要求1所述的半导体装置，其特征在于上述分离构件由在上述第一导电类型半导体衬底上形成的半导体层，以及覆盖该半导体层的底面、侧面及上面的绝缘膜构成。8.根据权利要求1所述的半导体装置，其特征在于上述分离构件由在上述第一导电类型半导体衬底上形成的半导体层，以及覆盖该半导体层的底面及侧面的绝缘膜构成。9.根据权利要求1至8中的任意一项所述的半导体装置，其特征在于上述第一导电类型半导体衬底作为公用的第一导电类型漏层，形成有多个上述功率MOSFET，且还具有上述第一导电类型半导体衬底的终端部上的第一导电类型或第二导电类型半导体层，夹着在上述第一导电类型半导体衬底上形成的绝缘膜，连接在与上述终端部最近的上述功率MOSFET上的终端结构。10.根据权利要求1至8中的任意一项所述的半导体装置，其特征在于上述第一导电类型半导体衬底作为公用的第一导电类型漏层，形成有多个上述功率MOSFET，且包含这些多个功率MOSFET的元件区域的角部形成为呈圆状或多边形状。11.根据权利要求10所述的半导体装置，其特征在于与上述元件区域接触的上述分离构件的角部也形成为呈圆状或多边形状。12.根据权利要求1至8中的任意一项所述的半导体装置，其特征在于上述第一导电类型半导体衬底作为公用的第一导电类型漏层，形成有多个上述功率MOSFET，且在包含这些多个功率MOSFET的元件区域的周边部上设有...

【专利技术属性】
技术研发人员：都鹿野健一，齐藤芳彦，上月繁雄，碓氷康典，泉泽优，河野孝弘，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]