【技术实现步骤摘要】
本专利技术涉及排列有多个球状导电端子的BGA(Ball Grid Array)型。
技术介绍
近年来,作为三维安装技术或作为新的封装技术,CSP(芯片尺寸封装(Chip Size Package))正在受到注目。所谓CSP是指具有和半导体芯片的外形尺寸大致相同尺寸的外形尺寸的小型封装。目前,作为CSP的一种有BGA型半导体装置。该BGA型半导体装置将由焊料等金属部件构成的多个球状导电端子呈格子状排列在封装的一个主面上,并使其与搭载于封装另一主面上的半导体芯片电连接。在将该BGA型半导体装置组装在电子设备中时,通过将各导电端子压装在印刷线路板上的配线图案上,使半导体芯片与搭载于印刷线路板上的外部电路电连接。这种BGA型半导体装置与侧部具有突出的引线插头的SOP(SmallOutline Package)或QFP(Quad Flat Package)等其它CSP型半导体装置相比,可设置多个导电端子,且可小型化。该BGA型半导体装置具有作为例如搭载于手机上的数码相机的图像传感器芯片的用途。图28是表示现有BGA型半导体装置的概略结构的图,图28(A)是该BGA型半导 ...
【技术保护点】
一种半导体装置的制造方法,其特征在于,其包括:将支承衬底粘接在形成有焊盘电极的半导体衬底的第一主面上的工序;形成自所述半导体衬底的第二主面至所述焊盘电极的表面的通孔的工序;在包含所述通孔内部的所述半导体衬底的第二主面整个面上形成绝缘膜的工序;蚀刻所述绝缘膜,除去所述通孔底部的绝缘膜的工序;形成配线层的工序,所述配线层通过所述通孔与所述焊盘电极电连接,且自所述通孔延伸设置在所述第二主面上;在所述配线层上形成导电端子的工序;将所述半导体衬底分割成多个半导体芯片的工序。
【技术特征摘要】
JP 2003-6-9 164115/031.一种半导体装置的制造方法,其特征在于,其包括将支承衬底粘接在形成有焊盘电极的半导体衬底的第一主面上的工序;形成自所述半导体衬底的第二主面至所述焊盘电极的表面的通孔的工序;在包含所述通孔内部的所述半导体衬底的第二主面整个面上形成绝缘膜的工序;蚀刻所述绝缘膜,除去所述通孔底部的绝缘膜的工序;形成配线层的工序,所述配线层通过所述通孔与所述焊盘电极电连接,且自所述通孔延伸设置在所述第二主面上;在所述配线层上形成导电端子的工序;将所述半导体衬底分割成多个半导体芯片的工序。2.如权利要求1所述的半导体装置的制造方法,其特征在于,所述形成配线层的工序利用电解镀敷法或喷溅法进行。3.如权利要求1所述的半导体装置的制造方法,其特征在于,还包括在所述绝缘膜上形成缓冲层的工序,所述缓冲层形成于除所述通孔近旁外的所述半导体衬底第二主面整个面上。4.如权利要求1所述的半导体装置的制造方法,其特征在于,设所述支承衬底的热膨胀系数为Kg、所述半导体衬底的热膨胀系数为Ks,则0.7Ks≤Kg≤1.3Ks的关系成立。5.一种半导体装置的制造方法,其特征在于,其包括将支承衬底粘接在形成有焊盘电极的半导体衬底的第一主面上的工序;形成自所述半导体衬底的第二主面至所述焊盘电极的表面的通孔的工序;在包含所述通孔内部的所述半导体衬底的第二主面整个面上形成绝缘膜的工序;蚀刻所述绝缘膜,除去所述通孔底部的绝缘膜的工序;形成埋入所述通孔内并与所述焊...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。