薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器制造技术

本发明专利技术是在基板４上依次形成了下部电极６、电介质薄膜８和上部电极１０的薄膜电容器２。电介质薄膜８由薄膜电容元件用组合物构成，该薄膜电容元件用组合物具有ｃ轴相对于基板面垂直取向的铋层状化合物，该铋层状化合物用组成式：（Ｂｉ↓［２］Ｏ↓［２］）↑［２＋］（Ａ↓［ｍ－１］Ｂ↓［ｍ］Ｏ↓［３ｍ＋１］）↑［２－］或Ｂｉ↓［２］Ａ↓［ｍ－１］Ｂ↓［ｍ］Ｏ↓［３ｍ＋３］表示，上述组成式中的符号ｍ为奇数，符号Ａ为选自Ｎａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ和Ｂｉ的至少１种元素，符号Ｂ为选自Ｆｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、Ｍｏ和Ｗ的至少１种元素。即使减薄也具有比较高的电容率并且损耗低，漏电特性优良，耐电压提高，电容率的温度特性优良，表面平滑性也优良。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器，更详细地说，涉及作为例如具有导电体-绝缘体-导电体结构的电容器(condenser)或电容器(capacitor)等的各种薄膜电容元件的电介质薄膜等使用的薄膜电容元件用组合物、将该薄膜电容元件用组合物作为电介质薄膜使用的电容器(condenser)或电容器(capacitor)等薄膜电容元件。
技术介绍
近年来，在电子部件领域，随着电子线路的高密度化·高集成化，期望各种电子线路所必需的电路元件，即电容元件等进一步小型化和高性能化。例如，使用了单层电介质薄膜的薄膜电容器，在与晶体管等有源元件构成的集成电路中，小型化滞后，成为阻碍超高集成电路实现的主要因素。薄膜电容器的小型化滞后是因为其使用的电介质材料的电容率低的缘故。因此，为了使薄膜电容器小型化，且实现高电容，使用具有高电容率的电介质材料很重要。另外，近年来，从电容密度的观点出发，下一代DRAM(吉比特(gigabit)代)用的电容器(capacitor)材料用过去的SiO2与Si3N4的叠层膜根本不能应对，具有更高电容率的材料体系受到注目。在这样的材料系中，主要研究了TaOx(ε＝～30)的适用，但其他材料的开发也活跃起来。另一方面，作为具有比较高的电容率的电介质材料，已知(Ba，Sr)TiO3(BST)和Pb(Mg1/3Nb2/3)O3(PMN)。因此，如果使用这种电介质材料构成薄膜电容元件，那么也可以考虑谋求其小型化。可是，使用这种电介质材料的场合，随着电介质膜的薄层化，往往电容率降低。另外，由于随着薄层化在电介质膜上出现的孔，有时漏电特性和耐电压发生劣化。而且，形成的电介质膜表面平滑性差，且存在电容率相对于温度的变化率恶化的趋势。另外，近年来，由于PMN等铅化合物对环境的影响大，希望有不含有铅的高容量电容器。对此，为了实现叠层陶瓷电容器的小型化和高电容化，期望每1层的电介质层厚度尽可能变薄(薄层化)，规定尺寸的电介质层的叠层数尽可能增加(多层化)。可是，采用例如片法(使用电介质层用糊，在载体薄膜上采用刮刀法等形成电介质生片(green sheet)层，在其上按规定图案印刷内部电极层用糊后，将它们一层一层地剥离、叠层的方法)制造叠层陶瓷电容器的场合，与陶瓷原料粉末相比较薄地形成电介质层是不可能的，而且由于电介质层缺陷所致的短路和内部电极断开等问题，难以将电介质层薄层化到例如2μm以下。另外，将每1层的电介质层薄层化的场合，叠层数也有界限。另外，采用印刷法(采用例如筛网印刷法，在载体薄膜上交替地多次印刷电介质层用糊和内部电极层用糊后，剥离载体薄膜的方法)制造叠层陶瓷电容器的场合也具有同样的问题。基于上述理由，叠层陶瓷电容器的小型化和高电容化存在界限。因此，为了解决该问题，提出了各种方案(例如，特开昭56-144523号公报、特开平5-335173号公报、特开平5-335174号公报、特开平11-214245号公报、特开2000-124056号公报等)。在这些公报中，公开了使用CVD法、蒸镀法、溅射法等各种薄膜形成方法，交替层叠电介质薄膜和电极薄膜的叠层陶瓷电容器制造方法。可是，采用这些公报所记载的方法形成的电介质薄膜，表面平滑性差，过多叠层时，电极有时会短路，因而充其量只能制造12～13层左右的叠层数的电容器。因此，即使能够使电容器小型化，也不能实现高电容化。另外，如文献“铋层状结构铁电陶瓷的粒子取向及其在压电·热电材料中的应用”竹中正、京都大学工学博士论文(1984)第3章第23～77页所示，用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为1～8的正数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo和W的至少1种元素的组合物，构成采用烧结法得到的大块(bulk)铋层状化合物电介质本身已知。但是，在该文献中，对于将上述组成式表示的组合物在何种条件下(例如基板面与化合物c轴取向度的关系)薄膜化(例如1μm以下)的场合，即使薄也能够赋予较高的电容率且损耗低，能够得到漏电特性优良、耐电压提高、电容率的温度特性优良、表面平滑性也优良的薄膜，没有任何公开。
技术实现思路
本专利技术目的在于提供即使薄也能够赋予较高的电容率且损耗低，能够得到漏电特性优良、耐电压提高、电容率的温度特性优良、表面平滑性也优良的薄膜电容元件用组合物，以及使用它得到的薄膜电容元件。另外，本专利技术的目的还在于将这种薄膜电容元件用组合物作为电介质薄膜使用，提供小型且能够赋予较高电容的薄膜叠层电容器。而且，本专利技术的目的还在于提供即使薄也能够赋予较高电容率且损耗低，漏电特性优良、耐电压提高、电容率的温度特性优良、表面平滑性也优良的高电容率绝缘膜。关于用于电容器的电介质薄膜的材质及其晶体结构，本专利技术人进行了悉心地研究，结果发现通过使用特定组成的铋层状化合物，且使该铋层状化合物的c轴(方位)相对于基板面垂直取向，构成作为薄膜电容元件用组合物的电介质薄膜，即通过相对于基板面形成铋层状化合物的c轴取向膜(薄膜法线与c轴平行)，即使薄也能够赋予较高电容率且损耗低(tanδ低)，能够提供漏电特性优良、耐电压提高、电容率的温度特性优良、表面平滑性也优良的薄膜电容元件用组合物，以及使用它得到的薄膜电容元件。另外还发现通过将这种薄膜电容元件用组合物作为电介质薄膜使用，能够增大叠层数，提供小型且能够赋予较高电容的薄膜叠层电容器，从而完成了本专利技术。进一步还发现通过将这种组合物作为高电容率绝缘膜使用，也可适用于薄膜电容元件以外的用途，从而完成了本专利技术。即，本专利技术的薄膜电容元件用组合物是具有c轴相对于基板面垂直取向的铋层状化合物的薄膜电容元件用组合物，其特征在于，该铋层状化合物用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为奇数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo和W的至少1种元素。本专利技术所说的“薄膜”是指采用各种薄膜形成法形成的厚度为数到数μm的材料的膜，是除了用烧结法形成的厚度为数百μm以上的厚膜的大体积(块)以外的意思。关于薄膜，除了连续地覆盖规定区域的连续膜以外，还包括以任意间隔断续地覆盖的断续膜。薄膜可以在一部分基板面上形成，或者也可以在全部基板面上形成。本专利技术的薄膜电容元件用组合物形成的电介质薄膜(或者高电容率绝缘膜)的厚度，优选为5～1000nm。在这种厚度的场合，本专利技术的作用效果大。本专利技术的薄膜电容元件用组合物的制造方法没有特别限定，例如，可以通过使用立方晶、正方晶、斜方晶、单斜晶等沿[100]方位等取向的基板，形成具有铋层状化合物的薄膜电容元件用组合物进行制造，所述铋层状化合物用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为奇数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、本文档来自技高网...

【技术保护点】
一种薄膜电容元件用组合物，具有ｃ轴相对于基板面垂直取向的铋层状化合物，其特征在于，该铋层状化合物用组成式：（Ｂｉ↓［２］Ｏ↓［２］）↑［２＋］（Ａ↓［ｍ－１］Ｂ↓［ｍ］Ｏ↓［３ｍ＋１］）↑［２－］或Ｂｉ↓［２］Ａ↓［ｍ－１］Ｂ↓［ｍ］Ｏ↓［３ｍ＋３］表示，上述组成式中的符号ｍ为奇数，符号Ａ为选自Ｎａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ和Ｂｉ的至少１种元素，符号Ｂ为选自Ｆｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、Ｍｏ和Ｗ的至少１种元素。

【技术特征摘要】
JP 2001-8-28 257481/2001;JP 2002-3-1 55734/20021.一种薄膜电容元件用组合物，具有c轴相对于基板面垂直取向的铋层状化合物，其特征在于，该铋层状化合物用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为奇数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo和W的至少1种元素。2.根据权利要求1所记载的薄膜电容元件用组合物，其特征在于，上述铋层状化合物的c轴取向度为80％以上。3.根据权利要求1或2所记载的薄膜电容元件用组合物，还具有稀土类元素(选自Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu的至少一种元素)。4.根据权利要求3所记载的薄膜电容元件用组合物，在将上述稀土类元素表示为Re，并将上述铋层状化合物的组成式表示为Bi2Am-1-xRexBmO2m+3的情况下，上述x为0.4～1.8。5.根据权利要求1～4中任一项所记载的薄膜电容元件用组合物，具有-100℃以上100℃以下的居里温度。6.根据权利要求1～5中任一项所记载的薄膜电容元件用组合物，构成上述铋层状化合物的组成式中的m为1、3、5、7的任意一个。7.一种薄膜电容元件，是在基板上依次形成了下部电极、电介质薄膜和上部电极的薄膜电容元件，其特征在于，上述电介质薄膜由薄膜电容元件用组合物构成，该薄膜电容元件用组合物具有c轴相对于基板面垂直取向的铋层状化合物，该铋层状化合物用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为奇数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo和W的至少1种元素。8.根据权利要求7所记载的薄膜电容元件，其特征在于，上述铋层状化合物的c轴取向度为80％以上。9.根据权利要求7或8所记载的薄膜电容元件，上述薄膜电容元件用组合物还具有稀土类元素(选自Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu的至少一种元素)。10.根据权利要求9所记载的薄膜电容元件，在将上述稀土类元素表示为Re，并将上述铋层状化合物的组成式表示为Bi2Am-1-xRexBmO3m+3的情况下，上述x为0.4～1.8。11.根据权利要求7～10中任一项所记载的薄膜电容元件，上述薄膜电容元件用组合物具有-100℃以上100℃以下的居里温度。12.根据权利要求7～11中任一项所记载的薄膜电容元件，上述基板由无定形材料构成。13.根据权利要求7～12中任一项所记载的薄膜电容元件，上述电介质薄膜的厚度为5～1000nm。14.根据权利要求7～13中任一项所记载的薄膜电容元件，构成上述铋层状化合物的组成式中的m为1、3、5、7的任意一个。15.根据权利要求7～14中任一项所记载的薄膜电容元件，上述下部电极通过沿[100]方位在上述基板上外延生长形成。16.一种薄膜叠层电容器，在基板上交替层叠多个电介质薄膜和内部电极薄膜，其特征在于，上述电介质薄膜由薄膜电容元件用组合物构成，该薄膜电容元件用组合物具有c轴相对于基板面垂直取向的铋层状化合物，该铋层状化合物用组成式(Bi2O2)2+(Am-1BmO3m+1)2-或Bi2Am-1BmO3m+3表示，上述组成式中的符号m为奇数，符号A为选自Na、K、Pb、Ba、Sr、Ca和Bi的至少1种元素，符号B为选自Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、Mo和W的至少1种元素。17.根据权利要求16所记载的薄膜叠层电容器，其特征在于，上述铋层状化合物的c轴取向度为80％以上。18.根据权利要求16或17所记载的薄膜叠层电容器，上述薄膜电容元件用组合物还具有稀土类元素(选自Sc、Y、La、Ce、Pr、Nd、Pm、...

【专利技术属性】
技术研发人员：坂下幸雄，舟洼浩，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：JP[日本]