半导体元件及其制造方法技术

本发明专利技术是关于一种半导体元件及其制造方法，此半导体元件的结构包括：一栅极介电层，覆盖于一通道区上；一源极区及一汲极区，位于该通道区的对称侧，其中通道区包含有第一半导体材料而源极区及汲极区包含有第二半导体材料；一闸电极，覆盖于栅极介电层上；以及一第一间隔物及一第二间隔物，形成于闸电极两侧上，其中此些间隔物各包含有邻近于该通道区的一空隙（ｖｏｉｄ）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种应变通道互补型场效应晶体管(strained channel complementaryfield-effect transistor)及其制造方法。
技术介绍
近十几年来，随着金氧半场效晶体管(metal-oxide-semiconductorfield effect transistor，MOSFET)尺寸的缩小，包括栅极长度与栅极氧化层厚度的缩小，已使得持续改善速度效能、密度与每单位IC(integratedcircuits)成本成为可能。为了更进一步提升晶体管的效能，可利用在晶体管通道的应变(strain)来改善载子迁移率，以达到提升晶体管效能的目的，进而使元件比例缩小。以下介绍几个使通道区应变的现有方法。常见方法之一为，如1992年12月于加州旧金山所举行的InternationalE1ectron Devices Meeting所发表刊物中第1000-1002页处，由J.Welser等人于标题为“NMOS and PMOS transistors fabricated in strainedsilicon/relaxed si本文档来自技高网...

【技术保护点】
一种半导体元件，包括：一栅极介电层，覆盖于一通道区上；一源极区及一汲极区，位于该通道区之对称侧，其中该通道区包含有第一半导体材料而该源极区及汲极区包含有第二半导体材料；一闸电极，覆盖于该栅极介电层上；以及一第 一间隔物及一第二间隔物，形成于该闸电极两侧上，其中该些间隔物各包含有邻近于该通道区的一空隙。

【技术特征摘要】
US 2003-8-12 10/639,1701.一种半导体元件，包括一栅极介电层，覆盖于一通道区上；一源极区及一汲极区，位于该通道区之对称侧，其中该通道区包含有第一半导体材料而该源极区及汲极区包含有第二半导体材料；一闸电极，覆盖于该栅极介电层上；以及一第一间隔物及一第二间隔物，形成于该闸电极两侧上，其中该些间隔物各包含有邻近于该通道区的一空隙。2.根据权利要求1所述的半导体元件更包括一高应力膜层，覆盖于该闸电极与该些间隔物上。3.根据权利要求1所述的半导体元件，其中该高应力膜层包含择自由氮化硅、氮氧化硅、二氧化硅及其组合所组成族群的材料。4.根据权利要求1所述的半导体元件，其中该空隙减低了该高应力膜层对于该通道区的影响。5.根据权利要求1所述的半导体元件，其中该高应力膜层具有介于0.5～4Gpa的应力。6.根据权利要求1所述的半导体元件，其中各间隔物包含一氧化衬层及一间隔物主体。7.根据权利要求6所述的半导体元件，其中该空隙是设置于该间隔物的氧化衬层内。8.根据权利要求1所述的半导体元件，其中该氧化衬层的包含二氧化硅而该间隔物主体包含氮化硅。9.根据权利要求1所述的半导体元件，其中该半导体元件为一p信道晶体管。10.根据权利要求9所述的半导体元件更包括该高应力膜层，覆盖于该闸电极与该些间隔物上，其中该高应力膜层具有拉伸应力。11.根据权利要求1所述的半导体元件，其中该半导体元件为一n信道晶体管。12.根据权利要求11所述的半导体元件更包括该高应力膜层，覆盖于该闸电极与该些间隔物上，其中该高应力膜层具有压缩应力。13.根据权利要求11所述的半导体元件，其中该第一半导体材料包含硅。14.根据权利要求13所述的半导体元件，其中该第二半导体材料包括硅与锗。15.根据权利要求1所述的半导体元件，其中该第二半导体材料包含硅与碳。16.根据权利要求1所述的半导体元件，其中该栅极介电层包含择自由氮化硅、氮氧化硅、二氧化硅及其组合所组成族群的材料。17.根据权利要求1所述的半导体元件，其中该栅极介电层具有大于5的相对介电常数。18.根据权利要求17所述的半导体元件，其中该栅极介电层包含择自由氧化铝、氧化铪、氧化锆、氮氧化铪、氧化镧及其组合所组成族群的材料。19.根据权利要求1所述的半导体元件，其中该闸电极包含择自由晶硅、多晶硅锗、金属及金属硅化物所组成族群的材料。20.根据权利要求1所述的半导体元件，其中该闸电极包含经掺杂的多晶硅材料。21.一种半导体元件，包括一半导体基底；一第一晶体管，形成于该半导体基底内，其中该第一晶体管具有由第一半导体材料所构成的一第一通道区以及对称地设置于邻近该第一通道区的一第一源极区及一第一汲极区，而该第一源极区及第一汲极区包含与该第一半导体材料晶格不对称的一第二半导体材料；以及一第二晶体管形成于该半导体基底内且具有异于该第一晶体管的一导电性，其中该第二晶体管具有由该第二半导体材料所构成的第二通道区，该第二晶体管亦具有对称地设置于邻近该第二通道区的一第二源极区及一第二汲极区，而该第二源极区及第二汲极区包含与异于该第二半导体材料的一材料。22.根据权利要求21所述的半导体元件更包括一高应力膜层，覆盖于该第一晶体管及第二晶体管上。23.根据权利要求21所述的半导体元件，其中该第一晶体管更包括邻近第一闸电极且覆盖于该第一通道区上的一第一间隔物，而该第一间隔物包含形成于其内的一第一空隙，其中该第二晶体管更包括邻近该第二闸电极且覆盖于该第二通道区上的一第二间隔物，而该第二间隔物包括有形成于其内的第二空隙。24.根据权利要求23所述的半导体元件，其中该第一间隔物及该第二间隔物分别包括一介电衬层，其中该第一空隙与第二空隙是位于该介电衬层内。25.根据权利要求23所述的半导体元件，其中该第一空隙具有介于20～200埃的长度。26.根据权利要求25所述的半导体元件，其中该第二空隙具有少于100埃的长度。27.根据权利要求23所述的半导体元件，其中该第一空隙及第二空隙具有不同的尺寸。28.根据权利要求27所述的半导体元件，其中该第一空隙大于该第二空隙。29.根据权利要求21所述的半导体元件，其中该第一半导体材料具有一第一自然晶格常数，而该第二半导体材料具有一第二自然晶格常数，其中该第二自然晶格常数大于该第一晶格常数。30.根据权利要求29所述的半导体元件，其中该第一通道区的至少一部分是处于源极至汲极方向上的压缩应力。31.根据权利要求21所述的半导体元件，其中该第二半导体材料向上延伸至高于该第一通道区高度的10～500埃。32.根据权利要求21所述的半导体元件，其中该第二通道区的至少一部分是处于源极至汲极方向上的拉伸应力。33.根据权利要求21所述的半导体元件，更包括一高应力膜层，形成于该第一晶体管及第二晶体管的至少一部分上，其中该高应力薄膜具有介于0.1～1.9Gpa的拉伸应力。34.根据权利要求21所述的半导体元件，更包括一高应力膜层，形成于该第一晶体管及第二晶体管的至少一部分上，其中该高应力薄膜具有介于0.1～1.9Gpa的压缩应力。35.根据权利要求21所述的半导体元件，更包括形成于该第一晶体管的至少一部分上的一高应力膜层以及形成于第二晶体管上的一第二高应力膜层，其中该第一高应力薄膜具有异于该第二高应力膜层的应力。36.根据权利要求21所述的半导体元件，其中该第一晶体管包含一p通道晶体管而该第二晶体管则包含一n通道晶体管。37.根据权利要求36所述的半导体元件，更包括一高应力膜层，形成于该第一晶体管上，其中该高应力膜层具有压缩应力。38.根据权利要求37所述的半导体元件，更包括一第二高应力膜层，形成于该第二晶体管上，其中该第二高应力膜层具有拉伸应力。39.根据权利要求36所述的半导体元件更包括一高应力膜层，形成于该第二晶体管上，其中该高应力膜层具有拉伸应力。40.根据权利要求36所述的半导体元件，其中该第一源极区及第一汲极...

【专利技术属性】
技术研发人员：柯志欣，杨育佳，李文钦，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]