动态随机存取存储单元及其制造方法技术

一种动态随机存取存储单元，其包括配置在一基底上的半导体柱体、配置在半导体柱体下部的侧壁上的电容器以及配置在半导体柱体上部的侧壁上的垂直式晶体管。而垂直式晶体管包括第一掺杂区、第二掺杂区、栅极以与门绝缘层。而第一掺杂区位于半导体柱体的侧壁中且与电容器相连接，且第二掺杂区位在半导体柱体上部中。栅极则配置在第一掺杂区与第二掺杂区之间的半导体柱体侧壁上，而栅绝缘层配置在侧壁与栅极之间。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，特别是涉及一种动态随机存取存储单元(Dynamic Random Access Memory cell，DRAM cell)及其制造方法。
技术介绍
在半导体产业中，动态随机存取存储器是一种不断地在研究与发展的重要集成电路。而目前在提高动态随机存取存储单元的储存电容、改善动态随机存取存储单元的读取与写入速度以及缩小动态随机存取存储单元的元件尺寸等方面的研究，持续获得不少成果。动态随机存取存储单元中通常包括有一个晶体管以及一个由晶体管所操控的电容器。一般来说，动态随机存取存储单元的设计可分为三种型式，分别称为平面式、电容堆栈式以及沟槽式。在平面式DRAM胞的设计中，晶体管与电容器皆为平面式的元件，而在电容堆栈式DRAM胞的设计中，电容器则配置在晶体管之上。在沟槽式DRAM胞的设计中，晶体管配置在基底的表面上，而电容器则配置于形成在此表面上的沟渠中。而在形成沟渠的制造工艺中，光掩模必须确实对位准确。且在深次微米的半导体元件中，深沟渠的长度与直径的比例可能是40∶1，而在深且窄的沟渠中形成电容器的典型作法先将介电层沉积在沟渠壁上，再将具有掺质的多晶硅层填入本文档来自技高网...

【技术保护点】
一种动态随机存取存储单元，包括：一半导体柱体，配置于一基底上；一电容器，配置于该半导体柱体的下部的一侧壁上，且该电容器包括：一第一电极，配置于该半导体柱体的下部的该侧壁上；一介电层，覆盖于该半导体柱体的下部的 该侧壁上；一第二电极，覆盖于该介电层上；以及一垂直式晶体管，配置于该半导体柱体的上部的该侧壁上，且该垂直式晶体管包括：一第一掺杂区，位于该半导体柱体的该侧壁中，并与该电容器的该第二电极相连接；一第二掺杂区，位 于该半导体柱体顶部之中；一栅极，配置在该第一掺杂区与该第...

【技术特征摘要】
US 2003-9-15 10/605,1991.一种动态随机存取存储单元，包括一半导体柱体，配置于一基底上；一电容器，配置于该半导体柱体的下部的一侧壁上，且该电容器包括一第一电极，配置于该半导体柱体的下部的该侧壁上；一介电层，覆盖于该半导体柱体的下部的该侧壁上；一第二电极，覆盖于该介电层上；以及一垂直式晶体管，配置于该半导体柱体的上部的该侧壁上，且该垂直式晶体管包括一第一掺杂区，位于该半导体柱体的该侧壁中，并与该电容器的该第二电极相连接；一第二掺杂区，位于该半导体柱体顶部之中；一栅极，配置在该第一掺杂区与该第二掺杂区间的该侧壁上；以及一栅绝缘层，配置在该栅极与该侧壁间。2.如权利要求1所述的动态随机存取存储单元，其中该第一掺杂区以及该栅极围绕在该半导体柱体周围。3.如权利要求1所述的动态随机存取存储单元，该第二电极具有一顶部，且该顶部与该第一掺杂区接触。4.如权利要求3所述的动态随机存取存储单元，其中该第二电极的该顶部藉由一绝缘层而与该栅极分隔。5.如权利要求1所述的动态随机存取存储单元，其中该第一电极、该介电层以及该第二电极围绕在该半导体柱体周围。6.如权利要求5所述的动态随机存取存储单元，还包括一环状绝缘层，围绕于该半导体柱体周围，并被该第二电极的一上部覆盖。7.如权利要求6所述的动态随机存取存储单元，其中该第二电极包括一第一导电层，围绕在该环状绝缘层的周围；一第二导电层，配置在该第一导体及该环状绝缘层之下；以及一第三导电层，配置在该第一导体及该环状绝缘层之上，并与该第一掺杂区相连接。8.如权利要求1所述的动态随机存取存储单元，其中该栅极配置在一绝缘层的下方，且该绝缘层的上表面与该半导体柱体的上表面近乎共平面。9.一种动态随机存取存储器阵列，包括多个行与多个列的存储单元，配置于一基底上，且每一该些存储单元包括一半导体柱体，配置于该基底上；一电容器，配置于该半导体柱体的下部的一侧壁上，且该电容器包括一第一电极，配置于该半导体柱体的下部的该侧壁上；一介电层，覆盖于该半导体柱体的下部的该侧壁上；以及一第二电极，覆盖于该介电层上；一垂直式晶体管，配置于该半导体柱体的上部的该侧壁上，且该垂直式晶体管包括一第一掺杂区，位于该半导体柱体的该侧壁中，并与该电容器的该第二电极相连接；一第二掺杂区，位于该半导体柱体的一顶部之中；一栅极，配置在该第一掺杂区与该第二掺杂区间的该侧壁上；以及一栅绝缘层，配置在该栅极与该侧壁间；多条位线，每一该些位线在单一列中与该些存储单元的该些第二掺杂区相连接；以及多条字符线，每一该些字符线在单一行中与该些存储单元的该些栅极相连接。10.如权利要求9所述的动态随机存取存储器阵列，其中每一该些位线在单一列中与该些存储单元的该些第二掺杂区直接接触。11.如权利要求9所述的动态随机存取存储器阵列，其中该些存储单元中的该些栅极在单一行中互相连接以形成一栅极线。12.如权利要求11所述的动态随机存取存储器阵列，其中该栅极线可直接作为一字符线。13.如权利要求11所述的动态随机存取存储器阵列，其中一字符线在两个该些半导体柱体之间透过至少一接触窗，而与该栅极线电连接。14.如权利要求13所述的动态随机存取存储器阵列，其中该些字符线与该些位线相交；而且该动态随机存取存储器阵列还包括一顶盖层，配置于每一该些位在线；以及一保护间隙壁，配置于每一由该些位线及该些顶盖层所构成的结构的该侧壁上。15.如权利要求9所述的动态随机存取存储器阵列，其中每一该些存储单元中的该第一掺杂区与该栅极围绕于其所对应的该半导体柱体的周围。16.如权利要求9所述的动态随机存取存储器阵列，其中所有该些存储单元中的该些第一电极藉由该基底的一掺杂表层而在该些半导体柱体之间电连接，以作为一共享电极。17.如权利要求9所述的动态随机存取存储器阵列，其中该第二电极具有一顶部，且该预部与所对应的该第一掺杂区直接接触。18.如权利要求17所述的动态随机存取存储器阵列，其中该第二电极的该顶部藉由一绝缘层而与其所对应的该栅极分隔。19.如权利要求9所述的动态随机存取存储器阵列，其中该第一电极、该介电层以及该第二电极围绕在该半导体柱体周围。20.如权利要求19所述的动态随机存取存储器阵列，还包括一环状绝缘层，围绕于该半导体柱体周围并被该第二电极的一上部覆盖。21.如权利要求20所述的动态随机存取存储器阵列，其中该第二电极包括一第一导电层，围绕在该环状绝缘层的周围；一第二导电层，配置在该第一导体及该环状绝缘层之下；以及一第三导电层，配置在该第一导体及该环状绝缘层之上，并与对应的该第一掺杂区相连接。22.如权利要求9所述的动态随机存取存储器阵列，其中每一该栅极位于一绝缘层下，且该绝缘层的上表面与对应的该半导体柱体的上表面近乎共平面。23.一种动态随机存取存储器阵列的制造方法，包括图案化一半导体基底，以在该基底上形成多个行与多个列的半导体柱体；于每一该些半导体柱体的一侧壁的一下部上形成一电容器；将一第一绝缘层部分地填入该些半导体柱体间的间隙，用以覆盖该些电容器；于该第一绝缘层上的每一该些半导体柱体的该侧壁上形成一晶体管的一栅极结构，该栅极结构包括一栅极以及位于该栅极与该半导体柱体之间的一栅绝缘层；于每一该些半导体柱体的该侧壁中形成该晶体管的一第一掺杂区，与相同的该半导体柱体的该侧壁上的该电容器相连接；于每一该些半导体柱体的一顶部形成该晶体管的一第二掺杂区；将一第二绝缘层部分地填入该些半导体柱体间的间隙，用以覆盖该晶体管；于该基底上形成多条位线，其中每一该些位线在单一列中与该晶体管的该第二掺杂区电连接；以及于该基底上形成多条字符线，其中每一该些字符线在单一行中与该晶体管的该栅极相连接。24.如权利要求23所述的动态随机存取存储器阵列的制造方法，其中于每一该些半导体柱体的该侧壁的该下部上形成该电容器的方法包括掺杂该基底的表层与该些半导体柱体的该下部的该侧壁以形成一共享电极；形成一介电层围绕每一该些半导体柱体的该侧壁的该下部周围；形成一上电极以覆盖该介电层，该上电极与对应的该第一掺杂区相连接。25.如权利要求24所述的动态随机存取存储器阵...

【专利技术属性】
技术研发人员：王廷熏，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]