【技术实现步骤摘要】
本专利技术涉及一种用于形成半导体器件的方法，尤其涉及一种用于形成半导体器件中的电容器的方法，这种方法能够提高半导体器件的电容值。
技术介绍
近年来，开发了一种将DRAM与SRAM组合起来的PSEUDO SRAM。在这种PSEUDO SRAM中，为了形成一个器件，采用了一种与DRAM中相同的电容器。这种电容器存储电荷，并且提供使得半导体器件进行工作所需的电荷。随着半导体器件变得高度集成化，一个单位存储元的尺寸变得越来越小，从而使得使得这种半导体器件进行工作所需的电容值逐步增大。也就是说，尽管由于半导体器件的高度集成化存在着减小电容器尺寸的需求，但是在电容器中存储的电荷仍然受到限制，从而使得难以对电容器进行高度集成以匹配存储元的尺寸。为了解决前述问题，制造商已经提出了各种用于在电容器中存储电荷的结构。例如，为了增加存储在电容器中的电荷，已经提出了各种方法，包括利用具有高介电常数的材料的方法、减小介电材料厚度的方法以及增大电容器表面积的方法。近年来，主要利用的是增大电容器的表面面积的方法。为了增大电容器的表面面积，已经提出了一种通过利用PE-TEOS(Plasma ...
【技术保护点】
一种制造半导体器件中的电容器的方法，该方法包括下述步骤：ｉ）制备一具有存储节点插塞的半导体衬底；ｉｉ）在所述半导体衬底上依次形成一ＴＥＯＳ层和一显露出存储节点接触区域的硬掩模；ｉｉｉ）通过利用所述硬掩模对所述ＴＥＯＳ 层进行蚀刻而形成一存储节点接触部，该存储节点接触部具有正和负图案的侧轮廓；ｉｖ）通过对所述硬掩模进行回蚀刻将该硬掩模去除，与此同时将所述存储节点插塞的预定部分去除；ｖ）针对所得到的结构执行一退火工艺；ｖｉ）在所述硅衬 底上形成一硅层，所述硅衬底已经经过了退火处理；ｖｉｉ...
【技术特征摘要】
KR 2003-10-31 76585/03;KR 2003-11-12 79893/031.一种制造半导体器件中的电容器的方法，该方法包括下述步骤i)制备一具有存储节点插塞的半导体衬底；ii)在所述半导体衬底上依次形成一TEOS层和一显露出存储节点接触区域的硬掩模；iii)通过利用所述硬掩模对所述TEOS层进行蚀刻而形成一存储节点接触部，该存储节点接触部具有正和负图案的侧轮廓；iv)通过对所述硬掩模进行回蚀刻将该硬掩模去除，与此同时将所述存储节点插塞的预定部分去除；v)针对所得到的结构执行一退火工艺；vi)在所述硅衬底上形成一硅层，所述硅衬底已经经过了退火处理；vii)将一光致抗蚀剂膜涂覆在包括所述硅层的所述半导体衬底的整个表面上；viii)通过对所述光致抗蚀剂膜和所述硅层进行回蚀刻来形成一电容器的存储节点电极；ix)将剩余的光致抗蚀剂膜去除；以及x)在存储节点电极结构上依次形成一介电层和一用于板电极的硅层。2.如权利要求1中所述的方法，其中所述TEOS层包括PE-TEOS层。3.如权利要求1中所述的方法，其中所述TEOS层被制成厚度大约为1500至2500纳米。4.如权利要求1中所述的方法，其中所述硬掩模被制成厚度大约为250至500纳米。5.如权利要求1中所述的方法，其中所述退火工艺在温度大约为650至750℃的炉子中持续30至60分钟，同时以10至20slm的速度向炉子内提供氮气。6.如权利要求1中所述的方法，其中在针对所述硅衬底进行退火工艺之后，在大约500至530℃的温度下，通过在所述硅衬底上原位淀积一掺有杂质的非晶硅层和一个未经掺杂的非晶硅层来形成所述硅层。7.如权利要求6中所述的方法，其中所述杂质包括磷。8.如权利要求6中所述的方法，其中所述掺有杂质的非晶硅层和所述未经掺杂的非晶硅层以1∶4至1∶1的比例形成。9.如权利要求6中所述的方法，其中所述杂质以1.5至2.5E21原子/cc的掺杂率被掺入所述非晶硅层内。10.一种制造半导体器件中的电容器的方法，该方法包括下述步骤i)制备一具有存储节点插塞的半导体衬底；ii)在所述半导体衬底上淀积一TEOS层用于确保所述电容器的高度；iii)通过针对所述TEOS层执行一退火工艺而使得包含于该TEOS层中的污染物质扩散到外部；iv)在所述TEOS层上形成一显露出存储节点接触区域的硬掩模，所述TEOS层已经经过了退火工艺；v)通过利用所述硬掩模对所述TEOS层进行蚀刻，形成一存储节点接触部，该存储节点接触部具有一正和负图案的侧轮廓；vi)通过对所述硬掩模进行回蚀刻将该硬掩模去除；vii)在所得到的结构上形成一硅层；v...
【专利技术属性】
技术研发人员：董且德，韩一根，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。