半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，当作为势垒金属层使Ｔｉ与硅衬底表面设置的硼扩散区域时，具有硼被钛硅化物吸收，接触电阻降低的问题。虽然也有追加注入被钛硅化物吸收的量的方法，但是，在以例如ｐ沟道型向源极区域的硼中进行追加注入时，在扩散工序中，追加的量会较深地扩散，使特性劣化。在本发明专利技术中，在元件区域形成后，以元件区域的１０％程度的剂量向整个面追加注入硼，通过势垒金属层的合金化处理，在硅衬底表面附近使其活化。由此，可维持规定元件区域的浓度曲线，可仅提高表面附近的杂质浓度。因此，即使硼被钛硅化物吸收，元件区域也可以维持规定的硼浓度，可以抑制接触电阻的增大。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及抑制钛吸收硼引起的接触电阻的增加，谋求特性改善的半导体装置的的制造方法。
技术介绍
随着半导体装置的细微化，在硅衬底的半导体装置中，在配线层形成前形成由钛系金属(例如，Ti、TiN、TiON、TiW等)构成的势垒金属层。参照图15～图17，在现有的中，显示了槽结构的功率MOSFET的例子。在图15中，在p+型硅半导体衬底21上层积p-型外延层，形成漏极区域22。在表面形成氧化膜(未图示)后，蚀刻规定的沟道层24的局部的氧化膜。在以该氧化膜为掩模，在以剂量1.0×1013cm-2整面注入硼后，使其扩散，形成n型沟道层24。其次，形成槽。在整个面上设置由NSG(Non-doped Silicate Glass)的CVD氧化膜形成的掩模，利用CF系及HBr系气体干蚀刻硅半导体衬底，并形成贯通沟道层24到达漏极区域22的槽27。在图16中，首先，通过虚拟氧化，在槽27内壁和沟道层24表面形成虚拟氧化膜，除去干蚀刻时的蚀刻损伤。可通过将由该虚拟氧化形成的虚拟氧化膜和CVD氧化膜同时利用氟酸等氧化膜腐蚀剂除去，形成稳定的栅氧化膜。另外，通过高温热氧化，在槽27开口部本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括如下工序：在半导体衬底表面形成由ｐ型杂质扩散区域及ｎ型杂质扩散区域构成的元件区域，并形成介由连接孔至少连接所述ｐ型杂质扩散区域的高融点金属层，其特征在于，在所述元件区域形成后，向所述连接孔内注入ｐ型杂质，形成所述高融点金属层。

【技术特征摘要】
JP 2003-11-10 380308/03;JP 2004-7-30 223228/041.一种半导体装置的制造方法，包括如下工序在半导体衬底表面形成由p型杂质扩散区域及n型杂质扩散区域构成的元件区域，并形成介由连接孔至少连接所述p型杂质扩散区域的高融点金属层，其特征在于，在所述元件区域形成后，向所述连接孔内注入p型杂质，形成所述高融点金属层。2.一种半导体装置的制造方法，其特征在于，包括在半导体衬底上形成漏极区域、栅极电极、源极区域、体接触区域，从而形成元件区域，并在该元件区域上形成具有和金属配线层连接的连接孔的层间绝缘膜的工序；在所述连接孔内注入p型杂质的工序；形成介由所述连接孔至少与所述源极区域及体接触区域接触的高融点金属层的工序；在所述高融点金属层上形成金属配线层的工序。3.一种半导体装置的制造方法，其特征在于，包括在半导体衬底上形成p型漏极区域，并在该漏极区域表面形成n型沟道层，形成介由绝缘膜和该沟道层连接的栅极电极的工序；在所述沟道层表面形成p型源极区域及n型体接触区域，形成元件区域，并在该元件区域上形成具有和金属配线层连接的连接孔的层间绝缘膜的工序；在所述连接孔内注入p型杂质的工序；形成介由所述连接孔与所述源极区域及体接触区域接触的高融点金属层的工序；在所述...

【专利技术属性】
技术研发人员：久保博稔，五十岚保裕，涩谷政弘，
申请(专利权)人：三洋电机株式会社，岐阜三洋电子株式会社，
类型：发明
国别省市：JP[]