半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，当作为势垒金属层使Ｔｉ与硅衬底表面设置的硼扩散区域时，具有硼被钛硅化物吸收，接触电阻降低的问题。虽然也有追加注入被钛硅化物吸收的量的方法，但是，在以例如ｐ沟道型向源极区域的硼中进行追加注入时，在扩散工序中，追加的量会较深地扩散，使特性劣化。在本发明专利技术中，在元件区域形成后，以元件区域的１０％程度的剂量向整个面追加注入硼，通过势垒金属层的合金化处理，在硅衬底表面附近使其活化。由此，可维持规定元件区域的浓度曲线，可仅提高表面附近的杂质浓度。因此，即使硼被钛硅化物吸收，元件区域也可以维持规定的硼浓度，可以抑制接触电阻的增大。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及抑制钛吸收硼引起的接触电阻的增加，谋求特性改善的半导体装置的的制造方法。
技术介绍
随着半导体装置的细微化，在硅衬底的半导体装置中，在配线层形成前形成由钛系金属(例如，Ti、TiN、TiON、TiW等)构成的势垒金属层。参照图15～图17，在现有的中，显示了槽结构的功率MOSFET的例子。在图15中，在p+型硅半导体衬底21上层积p-型外延层，形成漏极区域22。在表面形成氧化膜(未图示)后，蚀刻规定的沟道层24的局部的氧化膜。在以该氧化膜为掩模，在以剂量1.0×1013cm-2整面注入硼后，使其扩散，形成n型沟道层24。其次，形成槽。在整个面上设置由NSG(Non-doped Silicate Glass)的CVD氧化膜形成的掩模，利用CF系及HBr系气体干蚀刻硅半导体衬底，并形成贯通沟道层24到达漏极区域22的槽27。在图16中，首先，通过虚拟氧化，在槽27内壁和沟道层24表面形成虚拟氧化膜，除去干蚀刻时的蚀刻损伤。可通过将由该虚拟氧化形成的虚拟氧化膜和CVD氧化膜同时利用氟酸等氧化膜腐蚀剂除去，形成稳定的栅氧化膜。另外，通过高温热氧化，在槽27开口部形成圆角，也具有避免槽27开口部的电场集中的效果。然后，形成栅氧化膜31。即，热氧化整个面，使栅氧化膜31与阈值相对应，形成例如厚度为数百。然后，在整个面上堆积非掺杂多晶硅层，并向其高浓度地注入、扩散硼，来谋求高导电率，对整个面上堆积的多晶硅层进行无掩模干蚀刻，保留槽27内埋设的栅极电极33。另外，形成用于衬底电位稳定化的体接触(ボデイコンタクト)区域34和源极区域35。首先，利用由抗蚀膜形成的掩模选择性地离子注入例如As+等n+型杂质，然后，除去抗蚀膜。然后，以新的抗蚀膜形成掩模，使规定的源极区域35及栅极电极33露出，离子注入例如硼等p+型杂质，除去抗蚀膜。然后，采用CVD法等手法，在整个面上堆积作为层间绝缘膜的BPSG(Boron Phosphorus Silicate Glass)等绝缘膜及多层膜，将注入的n+型杂质及p+型杂质扩散到沟道层24的表面，形成邻接槽27的p+型源极区域35和源极区域35间的n+型体接触区域34。再以抗蚀膜为掩模，蚀刻层间绝缘膜，至少在栅极电极33上保留层间绝缘膜36，同时，形成和金属配线层38接触的接触孔CH。由此，形成MOSFET的元件区域。在图17中，首先，利用钛系材料(例如Ti/TiN等)形成作为势垒金属层的高融点金属层37，接着，向整个面喷溅作为金属配线层38的铝合金(例如，参照专利文献1)。专利文献1特开2003-151917号公报如上所述，硅衬底的半导体装置的金属配线层一般采用铝合金等铝系金属材料。此时，向铝合金内混入硅。但是，目前随着元件的细微化发展，各区域进一步变得微小。因此，存在为抑制尖峰信号(铝和硅的相互扩散)而混入铝内的硅的颗粒(硅粒)堵塞从接触孔CH露出的源极区域或体接触区域，产生接触不良，使衬底电位不稳定等问题。因此，在Al配线层形成前，形成由钛系金属(例如，Ti、TiN、TiON、TiW等)构成的势垒金属层，抑制连接孔中的Si粒的成长，防止Al配线层和半导体衬底表面的接触部分的相互扩散。在此，元件区域由p型杂质扩散区域及n型杂质扩散区域构成，一般采用硼(B+)作为p型杂质，而且，如前所述，作为势垒金属层，在元件区域形成至少在最下层含有Ti的金属层。即，和扩散了p型杂质的硅层通过钛的化学反应形成钛硅化物层。但是，具有如下问题，在进行该反应时，在硅衬底上形成的元件区域中的硼原子被吸收在钛硅化物层上，p型杂质扩散区域的表面浓度降低。例如，如上所述，在p沟道型MOSFET中，源极区域是扩散硼形成的区域，当由于钛硅化物吸收硼，源极区域的表面浓度降低时，和作为源极电极的配线层的接触电阻增加，使元件特性劣化。另一方面，省略图示，在n沟道型MOSFET中，在源极区域间的p+型体接触区域采用硼。并且，由于在体接触区域也接触势垒金属层，故体接触区域中的硼原子会被钛硅化物层吸收。这样，当体接触区域的表面浓度降低时，衬底电位容易不稳定，并产生雪崩容量劣化。因此，采用追加注入被吸收的量的硼，防止p+型区域表面浓度低下的方法。例如，图18显示追加注入硼的工序。其是在图16显示的形成源极区域的工序中追加注入硼时的剖面图。首先，离子注入构成体接触区域的n+型杂质，在形成n+型杂质区域34’后，形成抗蚀膜PR掩模，对预定形成源极区域的区域，以注入能量50KeV、剂量5×1015cm-2，离子注入构成源极区域的硼，形成p+型杂质区域35’(图18(A))。然后，考虑吸收的量，追加注入硼。即，以注入能量100KeV、剂量5×1015cm-2，离子注入氟化硼。在此，介由栅极绝缘膜31，注入源极区域35的杂质及要追加注入的杂质。另外，在所述的情况下，为使杂质离子留在表面附近，采用质量数大的氟化硼(BF2)。因此，在氟化硼的离子注入时，需要100KeV程度的注入能量，以穿过栅极氧化膜31，到达Si衬底(图18(B))。然后，采用CVD法在整个面上堆积构成层间绝缘膜的BPSG(BoronPhosphorus Silicate Glass)等的绝缘膜及多层膜，使n+型杂质区域34’、p+型杂质区域35’及要追加注入的硼扩散，形成体接触区域34及源极区域35。然后，形成金属配线层和源极区域35及体接触区域的接触孔CH，并进行反流。即，在该工序中，在硼的追加注入后，进行层间绝缘膜成膜时的热处理(1000℃以下，60分钟左右)和形成接触孔CH后的热处理(1000℃以下，30分钟左右)两次热处理工序。因此，源极区域35受追加注入的硼的影响，比规定源极区域35的深度更深入到槽27的底部方向(图18(C))。这样，当源极区域35扩大时，沿槽27形成的沟道区域缩短，由于短沟道效应，会产生IDSS泄漏的增加或VDSS的劣化的问题。另外，在为n沟道型时，要在形成体接触区域34的离子注入时，进行硼的追加注入。条件和所述的p沟道型源极区域35时相同。但是，由于此时也要进行BPSG膜的成膜及接触孔CH形成后的反流，故采用两次热处理工序，会导致很深地扩散，体接触区域34的表面浓度不太增加，由于被钛硅化物吸收，体接触区域34的表面浓度会降低。
技术实现思路
本专利技术是鉴于所述问题点产生的，第一，具有如下工序，在半导体衬底表面形成由p型杂质扩散区域及n型杂质扩散区域构成的元件区域，形成介由连接孔至少与所述p型杂质扩散区域连接的高融点金属层，其中，在所述元件区域形成后，向所述连接孔内注入p型杂质，形成所述高融点金属层。第二，包括如下工序在半导体衬底上形成漏极区域、栅极电极、源极区域、体接触区域，从而形成元件区域，并在该元件区域上形成具有和金属配线层连接的连接孔的层间绝缘膜；在所述连接孔内注入p型杂质；形成介由所述连接孔至少与所述源极区域及体接触区域接触的高融点金属层；在所述高融点金属层上形成金属配线层。第三，包括如下工序在半导体衬底上形成p型漏极区域，并在该漏极区域表面形成n型沟道层，形成介由绝缘膜和该沟道层连接的栅极电极；在所述沟道层表面形成p型源极区域及n型体接触区域，从而形成元件区域，并在该元件区域上形成具有和金属配线层连接本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括如下工序：在半导体衬底表面形成由ｐ型杂质扩散区域及ｎ型杂质扩散区域构成的元件区域，并形成介由连接孔至少连接所述ｐ型杂质扩散区域的高融点金属层，其特征在于，在所述元件区域形成后，向所述连接孔内注入ｐ型杂质，形成所述高融点金属层。

【技术特征摘要】
JP 2003-11-10 380308/03;JP 2004-7-30 223228/041.一种半导体装置的制造方法，包括如下工序在半导体衬底表面形成由p型杂质扩散区域及n型杂质扩散区域构成的元件区域，并形成介由连接孔至少连接所述p型杂质扩散区域的高融点金属层，其特征在于，在所述元件区域形成后，向所述连接孔内注入p型杂质，形成所述高融点金属层。2.一种半导体装置的制造方法，其特征在于，包括在半导体衬底上形成漏极区域、栅极电极、源极区域、体接触区域，从而形成元件区域，并在该元件区域上形成具有和金属配线层连接的连接孔的层间绝缘膜的工序；在所述连接孔内注入p型杂质的工序；形成介由所述连接孔至少与所述源极区域及体接触区域接触的高融点金属层的工序；在所述高融点金属层上形成金属配线层的工序。3.一种半导体装置的制造方法，其特征在于，包括在半导体衬底上形成p型漏极区域，并在该漏极区域表面形成n型沟道层，形成介由绝缘膜和该沟道层连接的栅极电极的工序；在所述沟道层表面形成p型源极区域及n型体接触区域，形成元件区域，并在该元件区域上形成具有和金属配线层连接的连接孔的层间绝缘膜的工序；在所述连接孔内注入p型杂质的工序；形成介由所述连接孔与所述源极区域及体接触区域接触的高融点金属层的工序；在所述...

【专利技术属性】
技术研发人员：久保博稔，五十岚保裕，涩谷政弘，
申请(专利权)人：三洋电机株式会社，岐阜三洋电子株式会社，
类型：发明
国别省市：JP[]