使用高产率频谱散射量测法以控制半导体工艺的方法技术

本发明专利技术揭示了一种利用高产率的频谱散射量测法以控制半导体工艺的方法及执行该方法的系统。在一个实施例中，该方法包含下列步骤：提供一数据库，该数据库包含由多个栅极堆栈构成的一格栅结构的至少一条目标光学特性迹线，该目标迹线对应于具有至少一个所需电气性能特性的半导体装置；提供一衬底（３８），该衬底（３８）具有至少一个在该衬底上形成的格栅结构（５０），所形成的格栅结构（５０）包含多个栅极堆栈（３０）；照射形成在该衬底（３８）上的至少一个格栅结构（５０）；测量在该衬底（３８）上形成的格栅结构（５０）所反射的光线，以便产生已形成的该格栅结构（５０）的光学特性迹线；以及将所产生的该光学特性迹线与该目标迹线比较。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体制造技术，具体言之是涉及一种利用高产率的频谱散射量测法以控制半导体工艺的方法及执行该方法的系统。
技术介绍
半导体工业中一直有驱动力来提高诸如微处理器、存储装置等集成电路器件的工作速度。客户对于可在越来越快的速度下工作的计算机及电子装置的需求更强化了此种驱动力。此种对更快的速度的需求已使得诸如晶体管等的半导体器件的尺寸持续地缩小。也就是，一典型的场效应晶体管(Field Effect Transistor；简称FET)中诸如沟道长度、结深、与栅极绝缘厚度等的许多组成部分的尺寸都缩小了。例如，所有其它的条件都相同时，晶体管的沟道长度愈小，则晶体管的工作速度将愈快。因此，一直有驱动力来缩小典型晶体管的组成部分的尺寸或尺度，以便提高该晶体管及设有此种晶体管的集成电路装置的整体速度。通常由在一半导体衬底之上形成的数百个或数百万个晶体管构成集成电路装置。现在先解说一下
技术介绍
，如图1所示，可在由掺杂硅构成的一半导体衬底或晶片11的一表面15之上形成图1所示的一示例的场效应晶体管10。可以N型或P型掺杂剂材料来掺杂该衬底11。晶体管10可具有在一栅极绝缘层16之上形成的一掺杂多晶硅(多晶硅)栅电极14。介质侧壁间隔物20可使栅电极14与栅极绝缘层16与晶体管10的掺杂的源/漏区22隔离。可执行一次或多次离子注入工艺，以便将诸如用于NMOS器件的砷或磷、或用于PMOS器件的硼等的掺杂剂原子注入衬底11，形成晶体管10的源/漏区22。可设有浅沟槽隔离区18，用以使该晶体管10与诸如其它晶体管(图中未示出)等的邻近半导体器件在电气上隔离。此外，虽然图1中并未示出，但是典型的集成电路装置包含了诸如位于在衬底11之上形成的多层绝缘材料中的导电线路及导电接点或通孔等的多条导电互连。栅电极14具有一特征尺寸12，也就是栅电极14的宽度(栅极长度)，该特征尺寸12大约相当于晶体管10在工作时的该器件的沟道长度13。当然，栅电极14的特征尺寸12只是在现代的半导体制造操作中必须非常精确地形成的组件形成区(feature)的一个例子。其它的例子包括(但不限于)导电线路、以及绝缘层中允许随后形成导电互连(即导电线路或接点)的开孔。现在将说明用来形成所示晶体管10的一个示例性的流程。开始时，在衬底11中蚀刻沟槽18A，然后以诸如二氧化硅等适当的绝缘材料填满这些沟槽18A，在衬底11中形成浅沟槽隔离区18。接下来，在衬底11的表面15上并且在浅沟槽隔离区18之间形成栅极绝缘层16。可由各种材料构成该栅极绝缘层16，但通常是由热生长的二氧化硅层构成该栅极绝缘层16。然后在栅极绝缘层16之上形成一层栅电极材料(通常是多晶硅)，然后利用已知的光刻技术及蚀刻技术在该栅电极材料层上产生图形，界定出该栅电极14，因而形成晶体管10的栅电极14。栅电极14的侧壁14A经常会稍微向外倾斜。当然，在该图形化工艺期间，在衬底11的整个表面上形成几百万的此种栅电极。然后利用各种已知的技术形成源/漏区22及侧壁间隔物20。此外，可在栅电极14及源/漏区22之上形成若干金属硅化物区(图中未示出)。在制造出一集成电路装置之后，即对该集成电路装置进行多种电气测试，以便确保该集成电路装置的可用性，并决定该集成电路装置的性能。尽管已非常努力确保以相同的工艺步骤制造所有的集成电路产品，但是诸如微处理器等的集成电路产品的性能还是可能有很大的变化。例如，微处理器的工作频率可能在特定的范围内变化。在各种因素中的许多因素或相互关系可能是此类变化的原因，而且可能很难判断出这些原因。由于各种原因，集成电路装置在性能水准上的变化可能会产生问题。例如，至少在微处理器的情形中，通常可在市场上以较高的价格销售性能较高的微处理器，而通常只能以较低的价格销售性能较低的微处理器。因此，在所有其它条件都相同的情形下，微处理器制造商将希望制造出其所能达到的最多数量的高性能微处理器。换言之，集成电路制造商将希望能够在产品设计及制造设备所容许的最高性能水准下一致地且可靠地大量制造集成电路装置。本专利技术涉及一种可解决或至少减轻前文所述问题的全部或部分的方法及系统。
技术实现思路
本专利技术大致关于一种利用高产率的频谱散射量测法以控制半导体工艺的方法及执行该方法的系统。在一实施例中，该方法包含下列步骤提供一数据库，该数据库包含由多个栅极堆栈构成的一格栅结构(grating structure)的至少一条目标光学特性迹线，该目标迹线对应于具有至少一个所需电气性能特性的一半导体装置；提供一衬底，该衬底具有至少一个在该衬底之上形成的格栅结构，所形成的该格栅结构包含多个栅极堆栈；照射在该衬底之上形成的至少一个格栅结构；测量在该衬底之上形成的该格栅结构所反射的光线，以便产生所形成的该格栅结构的一光学特性迹线；以及将所产生的该光学特性迹线与该目标迹线比较。本专利技术还关于用来执行本文所述的例示方法的各种系统。在一实施例中，该系统包含散射量测工具(scatterometry tool)、工艺工具和控制器。该散射量测工具用以对由多个栅极堆栈构成的一格栅结构执行散射量测，并产生该格栅结构的光学特性迹线。可进一步使用该散射量测工具将所产生的该光学特性迹线与根据半导体装置的电气测试数据而决定的目标光学特性迹线比较。如果所产生的迹线与该目标迹线之间有偏差，则可利用该控制器来控制将要对包含这些有缺陷的或不够标准的栅极堆栈的衬底执行的一个或多个工艺的一个或多个参数。附图说明如果参照下文中的说明，并配合各附图，将可了解本专利技术，在这些附图中，相同的代号表示类似的组件，这些附图有图1是示例性的先前技术的晶体管的剖面图；图2是示例性的栅极堆栈的剖面图；图3A至3B给出了用来形成示例性的栅极堆栈的示例性的流程；图4A至4B给出了由多个栅极堆栈所构成的示例性的格栅结构以及根据本专利技术的一方面用于照射此种格栅结构的散射量测工具； 图5给出了根据本专利技术多个的目标光学特性迹线的一个例子；和图6给出了根据本专利技术一个实施例的系统。具体实施例方式下文中将说明本专利技术的实施例。为了顾及说明的清晰，本说明书中将不说明真实的实施例的所有特征。然而，我们当了解，在开发任何此类真实的实施例时，必须做出许多与实施例相关的决定，以便达到开发者的特定目标，例如符合与系统相关的以及与业务相关的限制条件，而这些限制条件将随着不同的实施例而改变。此外，我们当了解，开发工作可能是复杂且耗时的，但对已从本专利技术的揭示事项获益的本领域普通技术人员而言，不过是一种例行的工作。现在将参照各附图来说明本专利技术。虽然这些图式中将一半导体装置的各区域及结构示出为具有极精确且明显的组态及轮廓，但是本领于技术人员应当了解，实际上，这些区域及结构并非如这些图式中所示出的这般精确。此外，这些图式中所示出的各组件形成区及掺杂区的相对尺寸可能比所制造装置上的这些组件形成区或掺杂区之尺寸有所放大或缩小。然而，说明中包括这些附图，以便描述并解说本专利技术的各例子。应将本文所用的字及词汇了解及诠释为具有与本领域技术人员对这些字及词汇所了解的相一致的意义。不会因持续地在本文中使用一术语或词汇，就意味着该术语或词汇有特殊的定义，即，与本领域技术人员所了解的一般和常用的意义不同的定义。如果想要使一术语或词汇本文档来自技高网...

【技术保护点】
一种方法，其包括：提供一数据库，该数据库包含由多个栅极堆栈构成的一格栅结构的至少一条目标光学特性迹线，该目标迹线对应于具有至少一个所需电气性能特性的一半导体装置；提供一衬底（３８），该衬底具有至少一个在该衬底之上形成的格栅结 构（５０），所形成的该格栅结构（５０）包含多个栅极堆栈（３０）；照射在该衬底（３８）上形成的所述至少一个格栅结构（５０）；测量在该衬底（３８）上形成的所述至少一个格栅结构（５０）反射的光线，以便产生所形成的该格栅结构（５０） 的光学特性迹线；以及将所产生的该光学特性迹线与该目标迹线比较。

【技术特征摘要】
【国外来华专利技术】US 2002-2-28 10/084,9871.一种方法，其包括提供一数据库，该数据库包含由多个栅极堆栈构成的一格栅结构的至少一条目标光学特性迹线，该目标迹线对应于具有至少一个所需电气性能特性的一半导体装置；提供一衬底(38)，该衬底具有至少一个在该衬底之上形成的格栅结构(50)，所形成的该格栅结构(50)包含多个栅极堆栈(30)；照射在该衬底(38)上形成的所述至少一个格栅结构(50)；测量在该衬底(38)上形成的所述至少一个格栅结构(50)反射的光线，以便产生所形成的该格栅结构(50)的光学特性迹线；以及将所产生的该光学特性迹线与该目标迹线比较。2.如权利要求1所述的方法，其中提供一数据库，该数据库包含由多个栅极堆栈构成的一格栅结构的至少一条目标光学特性迹线，该目标迹线对应于具有至少一个所需电气性能特性的半导体装置，其包括产生由多个栅极堆栈(30)构成的多个格栅结构(50)的多条光学特性迹线；产生至少一个半导体装置的电气测试数据；以及使所述的多条光学特性迹线中的至少一条光学特性迹线与该电气测试数据相结合，以便决定对应于具有至少一个所需电气性能特性的半导体装置的目标光学特性迹线。3.如权利要求1所述的方法，还包括根据所产生的该迹线与该目标迹线的所述比较结果，调整在后续处理的晶片上形成至少一个栅极堆栈所(30)用的至少一个制程的至少一个参数。4.如权利要求1所述的方法，还包括根据所产生的该迹线与该目标迹线间的偏差，调整将要...

【专利技术属性】
技术研发人员：JB斯特顿，KR伦辛，HE纳里曼，SP里夫斯，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]