半导体装置及半导体装置的制造方法制造方法及图纸

技术编号:3196968 阅读:160 留言:0更新日期:2012-04-11 18:40
提供一种半导体装置及半导体装置的制造方法,既能缓解场电极的配置制约,又能形成场电极。在半导体基板(101)上依次形成绝缘层(102)、半导体层(103)、绝缘层(104)和半导体层(105),在半导体层(105)上配置栅电极(107),同时通过在半导体层(105)上形成源极层(109a)和漏极层(109b),在半导体层(105)上形成电场效应型晶体管,通过介由接触区域(C1),将栅电极(107)与半导体(103)连接,在半导体层(105)的背面侧配置场电极。

【技术实现步骤摘要】

本专利技术是关于,尤其是适用于场电极的形成方法中适宜的方法。
技术介绍
以往的半导体装置中,例如,如专利文献1、2中所公开,为了获得电场效应型晶体管高耐压化,公开了一种在覆盖电场效应型晶体管的绝缘膜上形成场电极,并在栅极或源极上连接场电极的方法。进而,例如,专利文献3中,为了提高漏极耐压,公开了一种设置偏置栅极区域,使之构成为漏极区域侧的杂质浓度逐段地高于栅极区域侧的杂质浓度的方法。再有,例如,专利文献4中,公开了一种方法,为了提高晶体管的耐压,使与漏极扩散区域相接触的漏电极形成为可从硅活性层的表面达到绝缘基板。特开平9-45909号公报[专利文献2]特开平9-205211号公报[专利文献3]特开平7-211917号公报[专利文献4]特开平8-37306号公报然而,在以往的场电极结构中,是在覆盖电场效应型晶体管的绝缘膜上形成场电极。为此,需要配置场电极,以避免栅电极或源极/漏极相接触,但存在的问题是在栅极端或场电极端处,由于电场集中而导致耐压降低。另外,在SOI晶体管中,从SOI的Si膜表面付与漏极电位时,漏极的偏置层或高浓度杂质扩散层与埋入的氧化膜界面处产生高电压。为此存在的问题是在漏极的偏置层或高浓度杂质扩散层与埋入的氧化膜界面处,会产生局部的强电场,从而妨碍了SOI晶体管高耐压化。
技术实现思路
因此,本专利技术的目的是提供一种既缓解场电极的配置制约,又能形成场电极的。为了解决上述课题,根据本专利技术半导体装置的一种形态,其特征是具备在半导体层上形成的栅电极;在上述半导体层上形成的,配置在上述栅电极侧方的源极/漏极层;和介由绝缘层配置在上述半导体层背面侧的场电极。据此,能提高场电极的配置自由度,而不会受到栅电极和源极/漏极相接触等配置的制约,并能在引起电场集中的部分配置场电极。由此,能提高电场效应型晶体管的设计自由度,同时又能获得电场效应型晶体管的高耐压化。根据本专利技术半导体装置的一种形态,其特征是上述半导体层形成在绝缘基板上,上述半导体层是多晶半导体或非结晶半导体。据此,能提供一种既能提高场电极的配置自由度,又能形成TFT(ThinFilm Transistor)结构,廉价,可靠性高的高耐压IC。根据本专利技术半导体装置的一种形态,其特征是上述半导体层介由绝缘膜形成在半导体基板上,上述半导体层是单晶半导体。据此,既提高了场电极的配置自由度,又能在半导体基板上形成SOI晶体管。由此,既提高了耐压,又能低消耗电力和高速工作,并能形成容易底电压驱动的晶体管。另外,通过在半导体层的背面侧配置场电极,可由场电极对漏极电位进行密封。由此,即使由SOI的Si膜表面付与漏极电位时,也能防止漏极偏置层或高浓度杂质扩散层与埋入的氧化膜界面产生高电压。其结果可防止在漏极偏置层或高浓度杂质扩散层与埋入的氧化膜界面处产生局部很强的电场,并能获得SOI晶体管的高耐压化。另外,根据本专利技术半导体装置的一种形态,其特征是上述场电极设定为与上述栅电极或源极层相同电位,通过漏极侧的通道端从通道区域延伸。据此,可缓解漏极侧通道端的电场,并能提高电场效应型晶体管的耐压。另外,根据本专利技术半导体装置的一种形态,其特征是上述场电极设定为与上述栅电极或源电极层相同电位,并通过漏极侧的栅电极端,从通道区域延伸。据此,可缓解漏极侧栅电极端的电场,并能提高电场效应型晶体管的耐压。另外,根据本专利技术半导体装置的一种形态,其特征是还具备在上述半导体层上形成的,配置在上述栅电极和上述漏极层之间的偏置栅极层,上述场电极设定为与上述栅电极或源极层相同电位,并通过偏置栅极层端从通道区域延伸。据此,可缓解偏置栅极层端的电场,并能提高电场效应型晶体管的耐压。另外,根据本专利技术半导体装置的一种形态,其特征是具备上述场电极在上述半导体层外侧露出的露出部,上述栅电极或源极层连接在上述场电极的露出部。据此,即使将场电极配置在半导体层的背面侧,也能很容易地将场电极与栅电极或源极层连接。由此,既抑制了制造工序的复杂化,又能提高场电极的配置自由度,并能获得电场效应型晶体管的高耐压化。根据本专利技术的半导体装置的制造方法的一种形态,其特征是具备如下工序即,在与第1绝缘层上层叠的第1半导体层上,介由第2绝缘层形成第2半导体层的工序;通过将上述第2半导体层图案形成,使上述第2绝缘层的一部分露出的工序;通过将上述露出的上述第2绝缘层和上述第1半导体层图案形成,以使上述第1半导体层从上述第2半导体层露出,露出一部分上述第1绝缘层的工序;通过对上述第1半导体层进行热氧化,在上述第1半导体层表面上形成栅绝缘膜的工序;从上述第2半导体层露出的上述第1半导体层上除去上述第2绝缘层的工序;在上述栅绝缘膜上形成与上述第1半导体层连接的栅电极的工序;和将配置在上述栅电极侧方的源极/漏极层形成在上述第2半导体层上的工序。据此,可将第1半导体层作为场电极发挥功能,既能在第2半导体层上形成SOI晶体管,又能在形成SOI晶体管的第2半导体层背面上配置场电极。由此,不受栅电极和源极/漏极相接触等的配置制约、能在引起电场集中的部分上配置场电极,既能获得电场效应型晶体管的低耗电化、底电压驱动化、和高速化,又能获得电场效应型晶体管的高耐压化。另外,根据本专利技术的半导体装置的制造方法的一种形态,其特征是包括以下工序,即,将蚀刻速度比第1半导体层小的第2半导体层,在上述第1半导体层上层叠的层叠结构,在半导体基板上形成多层的工序;设置使下层的第2半导体层表面露出的阶差,同时使上述第1半导体层和第2半导体层贯通,以形成使上述半导体基板露出第1沟槽的工序;在上述第1沟槽内的上述第1半导体层和第2半导体层的侧壁上形成由上述半导体基板上支持上述第2半导体层的支撑体的工序;使侧壁上形成上述支撑体的上述第1半导体层的至少一部分从上述第2半导体层露出的第2沟槽形成工序;通过上述第2沟槽有选择地蚀刻第1半导体层,除去第1半导体层的工序;通过上述第1沟槽和第2沟槽,对上述半导体基板和上述第2半导体层进行热氧化,形成在上述第2半导体层的背面侧配置的绝缘层的工序;通过对上述第2半导体层进行热氧化,在最上层的第2半导体层上形成栅绝缘膜的工序;通过上述栅绝缘膜在最上层的第2半导体层上形成栅电极的工序;将上述栅电极作掩模进行离子注入,在最上层的第2半导体层上形成配置在上述栅电极侧方的源极/漏极层的工序;和形成将上述下层的第2半导体层和上述源极层进行连接的配线层的工序。据此,可通过半导体层的热氧化形成BOX层,而不会损害半导体层的结晶质量,还能形成SOI晶体管,同时也能在已形成SOI晶体管的半导体层背面上配置场电极。由此,不受栅电极和源极/漏极相接触等的配置制约,并能在引起电场集中的部分上配置场电极,既获得了电场效应型晶体管的低耗电化、底电压驱动化、和高速化,又获得了电场效应型晶体管的高耐压化。附图说明图1是表示本专利技术的半导体装置的第1种实施方式的简要构成的图。图2是表示图1的半导体装置的制造方法的剖面图。图3是表示图1的半导体装置的制造方法的剖面图。图4是表示涉及本专利技术的第2种实施方式的半导体装置的简要构成的图。图5是表示图4的半导体装置的制造方法的剖面图。图6是表示涉及本专利技术的半导体装置的制造方法的第3种实施方式的图。图7是表示涉及本专利技术的第3种实施方式的半导体本文档来自技高网...

【技术保护点】
一种半导体装置,其特征在于,具备:在半导体层上形成的栅电极;在上述半导体层上形成、并配置在上述栅电极侧方的源极/漏极层;和在上述半导体层背面侧,介由绝缘层配置的场电极。

【技术特征摘要】
JP 2004-8-26 2004-2463631.一种半导体装置,其特征在于,具备在半导体层上形成的栅电极;在上述半导体层上形成、并配置在上述栅电极侧方的源极/漏极层;和在上述半导体层背面侧,介由绝缘层配置的场电极。2.根据权利要求1所述的半导体装置,其特征在于,在绝缘基板上形成上述半导体层,上述半导体层是多晶半导体或非晶半导体。3.根据权利要求1所述的半导体装置,其特征在于,上述半导体层介由绝缘膜形成在半导体基板上,上述半导体层是单晶半导体。4.根据权利要求1~3的任一项中所述的半导体装置,其特征在于,上述场电极的电位设定为与上述栅电极或源极层相同,并从通道区域介由漏极侧的通道端延伸着。5.根据权利要求1~3的任一项中所述的半导体装置,其特征在于,上述场电极的电位设定为与上述栅电极或源极层相同,并从通道区域介由漏极侧的栅电极端延伸着。6.根据权利要求1~3的任一项中所述的半导体装置,其特征在于,还具备在上述半导体层上形成、并配置在上述栅电极和漏极层之间配置的偏置栅电极层,上述场电极的电位设定为与上述栅电极或源电极相同,并从通道区域介由偏置栅极层端延伸着。7.根据权利要求1~6的任一项中所述的半导体装置,其特征在于,上述场电极具备向上述半导体层外侧露出的露出部,上述栅电极或源极层连接在上述场电极的露出部。8.一种半导体装置的制造方法,其特征在于,具备如下工序在第1绝缘层上层叠的第1半导体层上介由第2绝缘层形成第2半导体层的工序;通过将上述第2半导体层图案形成,使上述第2绝缘层的一部分露出的工序;通过将上述露出的第2绝缘层和上述第1半导体层图...

【专利技术属性】
技术研发人员:加藤树理
申请(专利权)人:精工爱普生株式会社
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利