包括高K-介质材料的半导体器件及其形成方法技术

一种半导体器件包括，半导体衬底上的第一导电层，第一导电层上的包括高Ｋ－介质材料的介质层，介质层上的包括掺有Ｐ型杂质的多晶硅的第二导电层，以及第二导电层上的包括金属的第三导电层。在某些器件中，在主单元区中形成第一栅极结构，第一栅极结构包括隧道氧化物层、浮栅、第一高Ｋ－介质层和控制栅。控制栅包括掺有Ｐ型杂质的多晶硅层和金属层。在主单元区外面形成第二栅极结构，第二栅极结构包括隧道氧化物层、导电层和金属层。在外围单元区中形成第三栅极结构，第三栅极结构包括隧道氧化物、导电层和具有比导电层更窄宽度的高Ｋ－介质层。也公开了方法实施例。

【技术实现步骤摘要】

本专利技术涉及半导体器件及形成半导体器件的方法。具体，本专利技术涉及具有介质层的半导体器件及其形成方法。
技术介绍
闪存器件通常包括单元晶体管，单元晶体管具有隧道氧化物层图形、用作浮栅的第一栅图形、介质层图形以及用作控制栅的第二栅图形。当电压施加到控制栅时，电子可以被注入浮栅中，以在其中存储电荷，表示闪存器件中的数据。通过减小施加到浮栅的电压损耗可以改进闪存器件。通过，例如增加器件的电容耦合比，可以减小施加到浮栅的电压损耗。随着半导体器件的特征尺寸不断地减小，闪存器件的介质层图形可能占据越来越小的面积。当介质层图形具有小的面积时，闪存器件的电容耦合比也可能减小。因此，为了保持闪存器件的电容耦合比，形成具有减小厚度的介质层可能是符合需要的。但是，随着介质层图形的厚度减小，浮栅和控制栅之间的漏电流可能增加，这可能减小闪存器件的电容耦合比。这种漏电流也可能损害闪存器件的电性能。为了减小漏电流和增加电容耦合比，已采用高K-介质材料作为闪存器件的介质层。例如，在授予Halliyal等人的美国专利号6,642,573中和/或授予Wang等人的美国专利号6,617,639中公开了使用高K-介质本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底上的第一导电层；第一导电层上包括高Ｋ－介质材料的介质层；介质层上包括掺有Ｐ型杂质的多晶硅的第二导电层；以及第二导电层上包括金属的第三导电层。

【技术特征摘要】
KR 2004-9-16 10-2004-00740741.一种半导体器件，包括半导体衬底上的第一导电层；第一导电层上包括高K-介质材料的介质层；介质层上包括掺有P型杂质的多晶硅的第二导电层；以及第二导电层上包括金属的第三导电层。2.根据权利要求1的半导体器件，其中第一导电层包括掺有N型杂质的多晶硅。3.根据权利要求1的半导体器件，其中高K-介质材料包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5和/或CaO。4.根据权利要求1的半导体器件，其中介质层包括ONO结构，ONO结构包括至少一个氧化硅膜和至少一个氮化硅膜。5.根据权利要求1的半导体器件，其中第三导电层包括金属氮化物膜和/或金属膜。6.根据权利要求5的半导体器件，其中第三导电层包括金属氮化物膜和金属膜，其中金属膜包括钨、钛和/或钽，以及金属氮化物膜包括氮化钨、氮化钛、氮化钽和/或氮化铝钛。7.一种半导体器件，包括在半导体衬底的单元区中形成的隧道氧化物层，单元区至少包括主单元区和外围单元区；隧道氧化物层上的浮栅，浮栅包括第一导电层；浮栅上的介质层，介质层包括高k-材料；以及介质层上的控制栅，控制栅包括第二导电层和第三导电层，第二导电层包括掺有P型杂质的多晶硅，第三导电层包括金属。8.根据权利要求7的半导体器件，其中第一导电层包括掺有N型杂质的多晶硅。9.根据权利要求7的半导体器件，其中高K材料包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5和/或CaO。10.根据权利要求7的半导体器件，其中介质层还包括ONO结构，ONO结构包括氧化硅膜和氮化硅膜。11.根据权利要求7的半导体器件，其中第三导电层包括金属氮化物膜和/或金属膜。12.根据权利要求11的半导体器件，其中第三导电层包括金属氮化物膜和金属膜，以及其中金属膜包括钨、钛和/或钽，以及金属氮化物膜包括氮化钨、氮化钛、氮化钽和/或氮化铝钛。13.根据权利要求7的半导体器件，其中隧道氧化物层、浮栅和第三导电层在主单元区外面的外围单元区中形成器件结构。14.根据权利要求13的半导体器件，其中器件结构的介质层和第二导电层具有基本上小于器件结构的浮栅宽度的宽度。15.一种半导体器件，包括包括具有主单元区和外围单元区的单元区以及单元区外面的外围电路区的半导体衬底；在主单元区中形成的第一栅极结构，第一栅极结构包括第一隧道氧化物层、第一隧道氧化物层上包括第一导电层的浮栅、浮栅上包括第一高K-介质材料的第一介质层、以及第一介质层上包括第二导电层和第三导电层的控制栅，第二导电层包括掺有P型杂质的多晶硅，第三导电层包括金属；以及在主单元区外面形成的第二栅极结构，第二栅极结构包括第二隧道氧化物层、第二隧道氧化物层上的第四导电层以及第四导电层上包括金属的第五导电层。16.根据权利要求15的半导体器件，其中第一导电层和/或第四导电层包括掺有N型杂质的多晶硅。17.根据权利要求15的半导体器件，其中第一高K-介质材料包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5和/或CaO。18.根据权利要求15的半导体器件，其中第一介质层还还包括氧化硅膜和氮化硅膜。19.根据权利要求15的半导体器件，其中第三导电层和/或第五导电层包括金属氮化物膜和金属膜。20.根据权利要求19的半导体器件，其中金属膜包括钨、钛和/或钽，以及金属氮化物膜包括氮化钨、氮化钛、氮化钽和/或氮化铝钛。21.根据权利要求15的半导体器件，还包括第三栅极结构，第三栅极结构包括在外围单元区中形成的第三隧道氧化物层；第三隧道氧化物层上的第六导电层；第六导电层上的第二介质层，第二介质层包括第二高K-介质材料以及具有比第六导电层的宽度更窄的宽度；第二介质层上包括掺有P型杂质的多晶硅的第七导电层；以及第七导电层上包括金属的第八导电层。22.根据权利要求21的半导体器件，其中第二高K-介质材料包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5和/或CaO。23.根据权利要求21的半导体器件，其中第二介质层还包括氧化硅膜和氮化硅膜。24.一种形成半导体器件的方法，包括在半导体衬底上形成第一导电层；在第一导电层上形成包括高K-介质材料的介质层；在介质层上形成包括掺有P型杂质的多晶硅的第二导电层；以及在第二导电层上形成包括金属的第三导电层。25.根据权利要求24的方法，其中第一导电层包括掺有N型杂质的多晶硅。26.根据权利要求24的方法，其中介质层包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5和/或CaO。27.根据权利要求24的方法，其中形成第二导电层，包括在介质层上形成多晶硅层；以及用P型杂质掺杂多晶硅层。28.根据权利要求24的方法，其中形成介质层，包括在第一导电层上形成氧化硅膜；在氧化硅膜上形成氮化硅膜；以及在氮化硅膜上形成高K-介质材料。29.根据权利要求24的方法，其中形成第三导电层，包括在第二导电层上形成金属氮化物膜；以及在金属氮化物膜上形成金属膜。30.根据权利要求29的方法，其中金属膜包括钨、钛和/或钽，以及金属氮化物膜包括氮化钨、氮化钛、氮化钽和/或氮化铝钛。31.一种形成半导体器件的方法，包括在半导体衬底的单元区的主单元区中形成隧道氧化物层；在隧道氧化...

【专利技术属性】
技术研发人员：尹宣弼，李彰原，孙雄喜，崔吉铉，柳宗烈，林东灿，朴在花，李柄学，朴嬉淑，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]