半导体器件和制造所述半导体器件的方法技术

本发明专利技术的目的是在一个工艺中以更少的处理步骤制造具有小尺寸ＬＤＤ区域的ＴＦＴ，并且独立制造出具有由每种电路而定的结构的ＴＦＴ。依照本发明专利技术，栅电极是多层的，并且通过使得下层栅电极的栅极长度比上层栅电极的栅极长度长而形成帽形栅电极。此时，利用抗蚀剂凹口宽度使得仅上层栅电极被蚀刻以形成帽形栅电极。因此，也可在精细ＴＦＴ中形成ＬＤＤ区域；因此，可独立地制造出具有由每种电路而定的结构的ＴＦＴ。

【技术实现步骤摘要】

本专利技术涉及由各种电路构成的半导体器件及其制造方法。
技术介绍
传统薄膜晶体管(薄膜晶体管在下文中称之为TFT)是用非晶半导体膜制成的；因此，几乎不可能获得具有10cm2/V·Sec或更大场效应迁移率的TFT。然而，由于由晶体半导体膜制成的TFT的出现，因此可获得具有高场效应迁移率的TFT。由于由晶体半导体膜制成的TFT具有高场效应迁移率，因此使用TFT可在一个衬底上同时形成各种功能电路。例如，以前，在显示设备中，驱动器IC等被安装在显示部分上以具有驱动器电路。另一方面，由晶体半导体膜制成的TFT的使用可使得显示部分和由移位寄存电路、电平移位电路、缓冲电路、取样电路等构成的驱动器电路被设置在一个衬底上。所述驱动器电路基本是由包括n-沟道TFT和p-沟道TFT的CMOS电路构成的。为了在一个衬底上形成各种电路，必须形成与每个电路相对应的TFT。这是由于，考虑到显示设备的情况，像素TFT的操作条件不必与驱动器电路中的TFT一致，因此要求每个TFT都具有不同的特性。由n-沟道TFT形成的像素TFT用作用于向液晶施加电压的开关元件。要求像素TFT具有足够小的OFF电流以便于在一个帧周期中储存积聚在液晶层中的电荷。另一方面，驱动器电路中的缓冲电路等被施加以高驱动电压；因此，需要增加耐受电压以使得所述元件甚至不会被所施加的高电压损坏。另外，为了获得高ON电流驱动能力，必须确保足够大的ON电流。作为用于减小OFF电流的TFT的结构，存在一种具有低浓度漏极区(在下文中也称之为LDD(轻掺杂漏极)区)的TFT结构。这种结构在沟道形成区域与以高浓度掺杂有杂质元素的源极区或漏极区之间具有以低浓度掺杂有杂质元素的区域。另外，存在所谓的GOLD(栅-漏极重叠的LDD)结构，其中LDD区域被形成得与栅电极重叠，其间设有栅绝缘膜，用作防止ON电流中由于热载流子导致的退化的装置。依照所述的结构，减轻了漏极附近的高电场；因此，可防止ON电流中由于热载流子导致的退化。应该注意的是，隔着栅绝缘膜，其中未与栅电极重叠的LDD区域被称作Loff区域，而其中与栅电极重叠的LDD区域被称作Lov区域。这里，Loff区域在抑制OFF电流方面有效地发挥作用，而没有在通过减轻漏极附近的电场而防止ON电流由于热载流子导致的退化方面有效地发挥作用。另一方面，Lov区域在通过减轻漏极附近的电场而防止ON电流由于热载流子导致的退化方面有效地发挥作用；然而，它没有在抑制OFF电流方面有效地发挥作用。因此，必须根据各种电路中每种所要求的适当的TFT特性制成TFT。作为用于同时在一个衬底上制造具有各种结构的TFT的一种方法，所谓的帽形双层结构栅电极(其底层的栅极长度比其上层的栅极长度长)用于同时在一个衬底上形成多个TFT，其中每个TFT都具有一个LDD区域(日本专利申请未审定公开号No.2004-179330(见图5到图8))。图18A到图18D示出了制造方法。首先，基底绝缘膜2、半导体膜3、栅绝缘膜4、作为栅电极的第一导电膜5、以及作为栅电极的第二导电膜6被顺序地层叠在衬底1上，并且抗蚀剂掩模7被形成在第二导电膜上(图18A)。接下来，第一导电膜和第二导电膜通过干法蚀刻被蚀刻以具有锥形形状的侧壁并且栅电极8和9被形成(图18B)。之后，通过各向异性蚀刻处理栅电极9。因此，形成了其横截面形状类似于帽子形状的帽形栅电极(图18C)。之后，通过两次掺杂杂质元素形成了栅电极8下面的LDD区域10a、半导体膜的两端处的与LDD区域相接触的高浓度杂质区域10b、以及沟道形成区域10c(图18D)。目前，正积极地执行亚微米TFT方面的研究。然而，使用参考文献1中所述的方法难于形成适合于各种电路的微小TFT。这是由于难于将LDD区域的栅极长度方向的长度(在下文中，称之为LDD长度)缩短到期望值。如图18A到图18D中所示的，参考文献1示出了其中栅电极9的锥形侧表面被蚀刻以形成帽形栅电极并且通过掺杂形成LDD区域10a的一种方法。因此，当图18B中所示的栅电极9的侧表面的倾角(θ)被构成得接近于90°时，LDD长度变短了。然而，难于调节倾角，另一方面，当θ为90°时，不可能形成LDD区域本身；因此，难于形成某个值或更小的LDD长度。当LDD长度不可能缩短时，半导体膜沟道长度方向上的长度也不可能缩短；因此，作为结果也不可能形成具有其尺寸为某个值或更小的LDD结构的TFT。另外，虽然LDD区域抑制了热载流子或短沟道效应，但是它也起到了阻抗ON电流的作用。因此，在每个TFT中，存在这样的最佳LDD长度，所述最佳LDD长度可获得期望的ON电流以及抑制热载流子等。然而，在传统方法中，虽然可通过蚀刻以亚微米尺寸形成半导体膜和栅电极的长度，但是难于提供具有与其尺寸一致的LDD长度的LDD区域。因此，难于获得具有较好特征的亚微米TFT。而且，当通过小型化缩短栅极长度时，易于产生短沟道效应；因此，提供Loff区域的必要性更高了。而且，Lov区域有助于TFT可靠性的提高，因此可获得具有更好特征的TFT。因此，在小型化TFT中提供LDD区域的必要性极高。换句话说，甚至在小型化TFT中，也需要研发一种用于制造半导体器件的方法，其中同时形成具有分别适合于每个TFT的LDD长度的LDD结构和GOLD结构的TFT并且同时在一个衬底上制造出各种电路。而且，在制造成本方面，需要研发一种用于制造半导体器件的方法，其中通过少量处理步骤在一个工艺中同时制造出适合于每个电路的TFT。
技术实现思路
如上所述的，本专利技术的一个目的是，甚至小型化的TFT也具有适合于各种电路功能的结构，以便于提高半导体器件的操作特性和可靠性。另外，本专利技术的一个目的是，出于减少制造成本并且提高生产量的目的减少制造工艺的数量。依照本专利技术的一个特征，栅绝缘膜、第一导电膜、以及第二导电膜被顺序地形成在衬底上的半导体膜上；抗蚀剂被形成在第二导电膜上；通过使用抗蚀剂作为掩模对第二导电膜执行第一蚀刻形成第一栅电极；通过对第一导电膜执行第二蚀刻形成第二栅电极；以及通过对第一栅电极执行第三蚀刻使得抗蚀剂形成有凹口并且还通过使用形成有凹口的抗蚀剂作为掩模蚀刻第一栅电极以形成第三栅电极，其栅极长度比第二栅电极的栅极长度短。依照本专利技术的另一个特征，在第二蚀刻时使得抗蚀剂形成有凹口。依照本专利技术的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；以及通过使用第二栅电极作为掩模掺杂杂质元素而选择性地将高浓度杂质区域形成在低浓度杂质区域中。依照本专利技术的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；通过使用第二栅电极作为掩模掺杂杂质元素而选择性地将高浓度杂质区域形成在低浓度杂质区域中；以及通过使用第三栅电极作为掩模蚀刻第二栅电极以使得第三栅电极的长度和第二栅电极的长度相同。依照本专利技术的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；以及形成与第二栅电极和第三栅电极的表面相接触的侧壁并且本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括以下步骤：　　　　在衬底上的半导体膜上形成栅绝缘膜；　　　　在栅绝缘膜上形成第一导电膜；　　　　在第一导电膜上形成第二导电膜；　　　　在第二导电膜上形成抗蚀剂；　　　　使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；　　　　蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及　　　　为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度。

【技术特征摘要】
JP 2004-11-4 2004-3210091.一种用于制造半导体器件的方法，包括以下步骤在衬底上的半导体膜上形成栅绝缘膜；在栅绝缘膜上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上形成抗蚀剂；使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度。2.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。3.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。4.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。5.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。6.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。7.一种用于制造半导体器件的方法，包括以下步骤在衬底上的半导体膜上形成栅绝缘膜；在栅绝缘膜上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上形成抗蚀剂；使用第一抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；蚀刻第一导电膜以形成经蚀刻的第一导电膜，并且为抗蚀剂形成凹口以形成形成有凹口的抗蚀剂；以及为形成有凹口的抗蚀剂形成凹口并且使用进一步形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度。8.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。9.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。10.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。11.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。12.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。13.一种用于制造半导体器件的方法，包括以下步骤在衬底上的半导体膜上形成栅绝缘膜；在栅绝缘膜上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上形成抗蚀剂；使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度；通过使用进一步蚀刻的第二导电膜作为掩模掺杂杂质元素，在半导体膜中形成沟道形成区域和与沟道形成区域相接触的低浓度杂质区域；以及通过使用经蚀刻的第一导电膜作为掩模掺杂杂质元素，在低浓度杂质区域中选择性地形成高浓度杂质区域。14.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。15.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。16.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。17.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。18.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。19.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，在未与所述进一步蚀刻的第二导电膜重叠的所述经蚀刻的第一导电膜下面、隔着栅绝缘膜形成所述低浓度杂质区域。20.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，隔着栅绝缘膜在未与所述经蚀刻的第一导电膜重叠的半导体膜中形成所述高浓度杂质区域。21.一种用于制造半导体器件的方法，包括以下步骤在衬底上的半导体膜上形成栅绝缘膜；在栅绝缘膜上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上形成抗蚀剂；使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的...

【专利技术属性】
技术研发人员：山口真弓，矶部敦生，斋藤晓，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]