掺有锑、镓或铋的半导体器件及其制造方法技术

本发明专利技术公开了一种半导体存储器件，所述半导体存储期间包括半导体衬底中的第一掺杂剂区域和第二掺杂剂区域，所述第一掺杂剂区域和所述第二掺杂剂区域掺有从包括Ｓｂ、Ｇａ和Ｂｉ的组中选择的一种。该半导体存储器件包括设置得与所述第一掺杂剂区域和第二掺杂剂区域接触的绝缘层以及设置得与所述绝缘层接触的栅电极层。

【技术实现步骤摘要】

本公开涉及掺有Sb、Ga或Bi的半导体存储器件及其制造方法。
技术介绍
开发半导体存储器件的重点集中在越来越大的信息存储容量以及记录和擦除信息的速度。这样的半导体存储器件包括以电路方式彼此连接的大量单位存储单元。诸如动态随机存取存储器(DRAM)的半导体存储器件的每个单位单元都包括晶体管和电容器。DRAM是一种易失性存储器件，能够快速处理访问但是对于所存储的信号具有的保留时间不长。易失性存储器件的代表性例子为闪速存储器。已经开发出了很多种其他类型的易失性存储器件，诸如硅-氮化物-氧化物半导体(SNOS)存储器件、MRAM、PRAM等。闪速存储器件、SNOS存储器件和浮置栅极型存储器件共同使用了具有高介电常数(高-k)的材料。对于本公开而言，高k材料可以定义为介电常数大于约3.9的材料，3.9是SiO2的介电常数。图1A和1B为示出制造常规具有高k的SNOS存储器件的工艺的截面图。参考图1A，隧穿氧化物层13、电荷俘获层14、阻挡氧化物层15、和栅电极层16依次形成于半导体衬底11上。隧穿氧化物层13可以由SiO2形成至大约30的厚度，电荷俘获层14可以由HfO2形成，且阻挡氧化物层15可以由Al2O3形成至大约100的厚度。接着，除去隧穿氧化物层13、电荷俘获层14、阻挡氧化物层15和栅电极层16中每一个的两侧，以形成栅极。结果，在栅极的两侧上暴露了半导体衬底11的上表面。参考图1B，栅极两侧的半导体衬底11的上表面被使用离子注入方法掺以掺杂剂，例如，硼(B)或磷(P)。这里，根据半导体衬底11的掺杂类型选择掺杂剂。换言之，如果半导体衬底11是n型衬底，则用属于III族的材料注入第一和第二掺杂剂区域12a和12b，以便掺以p型掺杂剂。如果半导体衬底11是p型衬底，则用属于V族的材料注入第一和第二掺杂剂区域12a和12b，以便掺以n型掺杂剂。在半导体衬底11如图1B所示注入掺杂剂之后，执行退火工序以激活如图1B所示的第一和第二掺杂剂区域12a和12b。为此，在介于约900℃和1000℃之间的高温下加热第一和第二掺杂剂区域12a和12b。一旦通过这样的高温退火工序激活第一和第二掺杂剂区域12a和12b之后，第一和第二掺杂剂区域12a和12b就可能在半导体存储器件中有用。然而，上述高温退火工序可能会导致用于半导体存储器件的栅极结构中的高k材料结晶。通常，当高k材料在初始淀积状态中为非晶态时，在半导体存储器件工作期间高k材料必须与栅电极层16绝缘。然而，当用于阻挡氧化物层15的材料通过高温退火工序而结晶时，可能会通过晶界区产生泄漏电流且可能会对半导体存储器件的特性具有负面影响。例如，图2A和2B示出了利用上述高温退火工艺制造的图1A-1B中所示的存储器件的特性。图2A示出了在700℃、800℃和900℃下在氧气氛中退火的常规半导体存储器件的电流-电压(I-V)特性。参考图2A，随着电压接近0V，电流强度逐渐减小。然而，电流强度仍然接近大于零的值。特别地，当在更高的900℃的温度下退火半导体存储器件时，电流强度具有更高值。图2B为曲线图，示出了根据参考图1A和1B所述的工艺制造的半导体存储器件在700℃、800℃、900℃、950℃和1000℃的温度下退火后所测量到的X射线衍射(XRD)。参考图2B，能够看出随着退火温度升高，在大约68°处Al2O3的峰变得突出。这个峰表明发生了结晶。换言之，随着退火温度升高，结晶容易发生。图2C为曲线图，示出了根据参考图1A和1B所述的工艺制造的半导体存储器件相对于退火温度的保持特性。该半导体存储器件在800℃或更低退火温度下具有小于或等于“0.2”的高保持值，而在900℃的退火温度下具有低保持值。因此，高温退火工艺造成的高k材料的结晶对诸如上述的常规半导体存储器件的特性具有负面影响。本专利技术的实施例解决了常规技术的这些和其他缺点。
技术实现思路
根据本专利技术的实施例，可以降低激活半导体存储器件中的第一和第二掺杂剂区域所需的退火温度。根据一些实施例，半导体存储器件包括第一和第二掺杂剂区域，通过用Sb、Ga和Bi之一掺杂半导体衬底形成；绝缘层，形成于半导体衬底上，以便接触第一和第二掺杂剂区域并包括电荷俘获层和高介电层；以及栅电极层，形成于绝缘层上。根据一些实施例，绝缘层可以包括隧穿氧化物层、数据存储层和阻挡氧化物层。阻挡氧化物层可以由具有高介电常数的材料形成。根据一些实施例，半导体衬底可以是p型衬底，且第一和第二掺杂剂区域可以掺以Sb或Bi。根据一些实施例，半导体衬底可以是n型衬底，且第一和第二掺杂剂区域可以掺以Ga。根据一些实施例，制造半导体存储器件的方法包括形成包括电荷俘获层和介电层的绝缘层以及栅电极层；除去绝缘层和栅电极层的每一个的两侧，以暴露半导体衬底两侧的上表面；用Sb、Bi或Ga掺杂半导体衬底两侧的暴露的上表面，以形成第一和第二掺杂剂区域；以及执行退火以激活第一和第二掺杂剂区域。根据一些实施例，可以在大约15keV或更低的加速能量下执行对半导体衬底两侧的暴露的上表面的掺杂。根据一些实施例，掺杂在半导体衬底的暴露的上表面上的掺杂剂浓度可以在5×1014/cm2和1016/cm2的范围之内。根据一些实施例，可以在850℃或更低温度下执行退火。附图说明通过参考以下简述的附图详细描述其示范性实施例，本专利技术的以上和其他特征和益处将变得更加显见。图1A和1B为示出了根据现有技术的制造半导体存储器件的方法的截面图。图2A为曲线图，示出了图1A和1B的半导体存储器件的电特性。图2B为曲线图，示出了图1A和1B的半导体存储器件的XRD。图2C为曲线图，示出了图1A和1B的半导体存储器件的作为退火温度函数的保持特性。图3A到3D为截面图，示出了根据本专利技术某些实施例制造掺有Sb、Ga或Bi的半导体存储器件的方法。图4A为曲线图，示出了包括掺有Sb或Ga的掺杂剂区域的半导体存储器件的、作为退火温度和时间的函数的表面电阻Rs。图4B为曲线图，示出了包括掺有Sb或Ga的掺杂剂区域的半导体存储器件的、作为掺杂剂区域深度的函数的组分特性。图4C为曲线图，示出了包括掺有Sb或Ga的掺杂剂区域的半导体存储器件的泄漏电流特性。图5A和5B为掺Ga后退火之前或之后的透射电子显微镜(TEM)分析照片。图5C和5D为掺Sb后退火之前和之后的TEM分析照片。图6A为曲线图，示出了包括掺有Bi的掺杂剂区域的半导体存储器件的、作为退火温度和时间的函数的表面电阻Rs。图6B为曲线图，示出了包括掺有Bi的掺杂剂区域的半导体存储器件的、作为掺杂剂区域深度的函数的组分特性。图6C为曲线图，示出了包括掺有Sb和Ga的掺杂剂区域的半导体存储器件的泄漏电流特性。图6D为半导体存储器件的TEM图像，该半导体存储器件包括掺有Bi的掺杂剂区域，且然后在600℃的温度下退火1分钟。具体实施例方式以下参考附图详细描述根据本专利技术的一些实施例的掺有锑(Sb)、镓(Ga)或铋(Bi)的半导体存储器件以及制造该半导体存储器件的方法。图3A到3D为截面图，示出了根据本专利技术的一些实施例制造半导体存储器件的方法。在附图中，为了清晰起见夸大了层和区域的厚度。在图示的实施例中，将SONOS存储器件作为例子加以描述。然而，明显的是包含在图示实施本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：半导体衬底中的第一掺杂剂区域和第二掺杂剂区域，所述第一掺杂剂区域和所述第二掺杂剂区域掺有从包括Ｓｂ、Ｇａ和Ｂｉ的组中选择的一种；绝缘层，设置得与所述第一掺杂剂区域和所述第二掺杂剂区域接触；以及　 　栅电极层，设置得与所述绝缘层接触。

【技术特征摘要】
KR 2005-1-15 3982/051.一种半导体存储器件，包括半导体衬底中的第一掺杂剂区域和第二掺杂剂区域，所述第一掺杂剂区域和所述第二掺杂剂区域掺有从包括Sb、Ga和Bi的组中选择的一种；绝缘层，设置得与所述第一掺杂剂区域和所述第二掺杂剂区域接触；以及栅电极层，设置得与所述绝缘层接触。2.如权利要求1所述的半导体存储器件，所述绝缘层包括隧穿氧化物层，设置得与所述第一掺杂剂区域和所述第二掺杂剂区域接触；电荷俘获层，设置得与所述隧穿氧化物层接触；以及阻挡氧化物层，所述阻挡氧化物层包括高k材料。3.如权利要求1所述的半导体存储器件，其中所述半导体衬底为p型衬底，且所述第一和第二掺杂剂区域掺有从包括Sb和Bi的组中选择的一种。4.如权利要求3所述的半导体器件，其中所述第一和第二掺杂剂区域掺有Sb。5.如权利要求3所述的半导体器件，其中所述第一和第二掺杂剂区域掺有Bi。6.如权利要求1所述的半导体存储器件，其中所述半导体衬底为n型衬底，且所述第一和第二掺杂剂区域掺有Ga。7.一种制造半导体存储器件的方法，包括在半导体衬底上淀积绝缘层；在所述绝缘层上淀积栅电极层；去除一部分所述栅电极层和一部分所述绝缘层，以界定栅极区域并暴露在所述栅极区域两侧上的所述半导体衬底的上表面；用掺杂剂掺...

【专利技术属性】
技术研发人员：田尚勋，金桢雨，黄显相，白圣权，崔相武，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]