使用单元二极管的相变存储器件的制造方法技术

本发明专利技术公开了一种具有单元二极管的相变存储器件及其制造方法。所述相变存储器件包括：第一导电型的半导体衬底；设置在半导体衬底上的多条平行字线，所述字线具有不同于第一导电型的第二导电型并且具有基本平的顶表面；沿各条字线的字线长度方向一维排列的多个第一半导体图案，第一半导体图案具有第一导电型或第二导电型；堆叠在第一半导体图案上的具有第一导电型的第二半导体图案；提供于具有第二半导体图案的衬底上的绝缘层，所述绝缘层填充字线之间的间隙区、第一半导体图案间的间隙区和第二半导体图案之间的间隙区；以及二维排列于绝缘层上多个相变材料图案，并且所述相变材料图案分别电连接到第二半导体图案。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，并且更具体地，涉及使用单元二极管的存储器件。
技术介绍
非易失性存储器件具有当不对存储单元施加电源时，存储在这样的存储单元中的数据不消失的优点。非易失性存储器件主要应用于具有堆叠栅极结构的闪存单元。堆叠栅极结构包括被顺序堆叠在沟道区上的隧穿氧化层、浮置栅极、栅极间介电层和控制栅电极。因此，为了提高闪存单元的可靠性和编程效率，应当改进隧穿氧化层的膜质量，并且应当增加闪存单元的耦合比。最近，提出了诸如相变存储单元这样的新非易失性存储单元来代替闪存单元。在授予Dennison et等的标题为“Reduced Area Insertion BetweenElectrode and Programming Element”的美国专利No.6,605,527B2中公开了制造相变存储单元的方法。根据Dennison等，相变材料被设置在多条位线和多条字线之间的交叉点上。此外，各个相变存储单元包括串连电连接的相变材料图案和单元二极管。单元二极管的N型半导体电连接到字线，并且相变材料图案电连接到位线。形成字线和单元二极管的工艺包括第一工艺，第一工艺用来在P型半导体衬底上使用外延技术顺序地形成第一N型半导体层、具有比第一N型半导体层更低的杂质浓度的第二N型半导体层和P型半导体层；和第二工艺，第二工艺用来在P型半导体层上形成金属硅化物层。构图所述金属硅化物层、P型半导体层、第二N型半导体层和第一N型半导体层，以形成设置在P型半导体衬底上的多条平行N型字线，以及顺序堆叠在各自的N型字线上的第二N型半导体图案、P型半导体图案和金属硅化物图案。在这种情形，当第一N型半导体层被蚀刻以形成所述字线时，P型半导体衬底可能被过度蚀刻。这是因为P型半导体衬底可能对于第一N型半导体层不具有蚀刻选择性。结果，在字线之间可能形成具有高纵横比的深沟槽区。这样的深沟槽区可能用将要在后续工艺形成的绝缘层不能完全填充。即深沟槽区的高纵横比可以引起绝缘层的空洞或裂痕。此外，使用跨过字线的掩模图案作为蚀刻掩膜，蚀刻在字线上的第二N型半导体图案、P型半导体图案和金属硅化物图案，由此形成二维排列并且相互分隔的多个第一二极管和多个金属硅化物电极。在这种情形，字线也可以具有对于第二N型半导体图案低的蚀刻选择性。结果，当蚀刻第二N型半导体以形成单元二极管时，字线可能被过度蚀刻。因此，单元二极管之间的字线可能凹陷，如授予Dennison等的美国专利No.6,605,527B2的图2所示。字线的过度蚀刻可能引起字线电阻的增加。根据Dennison等，在字线的凹陷区上形成了用杂质重掺杂的袋区(图2的200)，以避免字线的电阻增加。各条字线可以作为在相邻相变单元之间寄生形成的横向双极晶体管的基极区的作用。在这种情形，如果字线(即基极区)的电阻增加，可以增加寄生横向双极晶体管的电流增益。当寄生横向双极晶体管的电流增益增加时，在用于读出选择的相变单元的数据的读模式期间，电连接到所选择的相变单元的位线上产生的电压可能暂时不稳定。这是因为对应于寄生双极晶体管集电极电流的大的充电电流可以流过与选择的相变单元相邻的非选择的相变单元的位线。结果，可能增加用于读出存储在选择的的相变单元中的数据的存取时间，从而降低了相变存储器件的性能。此外，在寄生横向双极晶体管的电流增益增加的情形，寄生横向双极晶体管可以在用于将数据存入选择的相变单元的编程模式期间运行，从而增加了流过与选择的相变单元相邻的非选择的相变单元位线的集电极电流。结果，非选择的相变单元也可以被编程，从而改变了非相变单元的数据。为了在有限的区内降低字线的电阻，可以增加第一N型半导体层的厚度。但是，在第一N型半导体层厚度增加的情形，沟槽区的纵横比可能增加，从而降低了沟槽区中绝缘层的可靠性。
技术实现思路
本公开的一个实施例提供了适用于改善可靠性和电性能而不降低集成密度的相变存储器件。本公开的另一个实施例提供了能够改善可靠性和电性能而不降低集成密度的相变存储器件的制造方法。在本公开的一个方面，本公开涉及采用单元二极管的相变存储器件。所述相变存储器件包括第一导电型的半导体衬底和设置在半导体衬底上的多条平行字线。所述字线具有不同于第一导电型的第二导电型并且具有基本平的顶表面。在字线上提供了多个第一半导体图案。沿所述字线的长度方向在各个字线上一维排列第一半导体图案。所述第一半导体图案具有第一导电型或第二导电型。具有第一导电型的第二半导体图案分别堆叠在第一半导体图案上。在具有第二半导体图案的衬底上提供绝缘层。所述绝缘层填充字线之间的间隙区、第一半导体图案间的间隙区和第二半导体图案之间的间隙区。多个相变材料图案被二维设置于绝缘层上。所述相变材料图案被分别电连接到第二半导体图案。在本公开的一些实施例中，第一导电型和第二导电型可以分别是P型和N型。在其它实施例中，半导体衬底和字线间的界面可以具有与字线相邻的半导体衬底的表面基本相同的高度。在又一实施例中，多条缓冲线可以被提供于字线和半导体衬底之间。所述缓冲线可以具有与所述半导体衬底相同的导电型，并且所述字线和缓冲线之间的界面可以比绝缘层和半导体衬底之间的界面高。在又一实施例中，所述字线可以是使用通过作为籽晶层的绝缘层暴露的半导体衬底的预定区生长的半导体图案。作为替代，所述字线可以是在使用固相外延技术通过绝缘层暴露的半导体衬底的预定区上，通过结晶多晶半导体图案或非晶半导体图案所获得的半导体图案。在又一实施例中，第一半导体图案可以是使用通过作为籽晶层的绝缘层暴露的字线生长的半导体图案，并且所述第二半导体图案可以是使用所述第一半导体图案作为籽晶层生长的半导体图案。在又一实施例中，第一和第二半导体图案可以是使用固相外延技术形成的半导体图案。在又一实施例中，第一半导体图案可以具有比第二半导体图案和字线低的掺杂浓度。在又一实施例中，层间绝缘层可以提供于具有相变材料图案的衬底上，并且多条位线设置在层间绝缘层上。所述位线可以通过贯通所述层间绝缘层的位线接触孔电连接到所述相变材料图案。在又一实施例中，字线、第一半导体图案和第二半导体图案可以是单晶半导体。在又一实施例中，第一组开关元件和第二组开关元件可以提供为与所述字线的端部相邻。第一和第二组开关元件可以提供于所述半导体衬底上或在所述半导体衬底上的外延半导体图案上。此外，从俯视图看时，多条主字线可以设置在字线之间。主字线传输用于控制开关元件的电信号。第一组开关元件分别电连接到所述字线的奇数字线，并且第二组开关元件分别电连接到所述字线的偶数字线。第一和第二组开关元件可以是CMOS存取晶体管。在这种情形，主字线分别电连接到MOS存取晶体管的栅极，并且字线分别电连接到MOS存取晶体管的漏区。多个导电插塞可以提供在第二半导体图案和相变材料图案之间的绝缘层中。在这种情形，主字线可以穿过导电插塞之间的区。在本公开的另一个方面，所述相变存储器件包括第一导电型的半导体衬底和在半导体衬底上提供的下成型层。下成型层具有暴露半导体衬底预定区的多个平行下开口。下开口用所述字线填充。字线具有与第一导电型不同的第二导电型，并且具有基本平的顶表面。字线和下成型层用上成型层覆盖。下成型层具有暴露字线预定区的多个上开口。第一半导体图案提供于上开口中。第一半导体图案具有本文档来自技高网...

【技术保护点】
一种相变存储器件，包括：第一导电型的半导体衬底；在所述半导体衬底上的多条平行字线，所述字线具有不同于第一导电型的第二导电型并且具有基本平的顶表面；沿各条所述字线的字线长度方向一维排列的多个第一半导体图案，所述第一半导 体图案具有第一导电型或第二导电型；在所述第一半导体图案上的第二半导体图案，所述第二半导体图案具有第一导电型；具有所述第二半导体图案的衬底上的绝缘层，所述绝缘层填充所述字线之间的间隙区、所述第一半导体图案间的间隙区和所述第二半 导体图案之间的间隙区；和多个二维排列于所述绝缘层上的相变材料图案，所述相变材料图案分别电连接到所述第二半导体图案。

【技术特征摘要】
KR 2005-2-24 15564/051.一种相变存储器件，包括第一导电型的半导体衬底；在所述半导体衬底上的多条平行字线，所述字线具有不同于第一导电型的第二导电型并且具有基本平的顶表面；沿各条所述字线的字线长度方向一维排列的多个第一半导体图案，所述第一半导体图案具有第一导电型或第二导电型；在所述第一半导体图案上的第二半导体图案，所述第二半导体图案具有第一导电型；具有所述第二半导体图案的衬底上的绝缘层，所述绝缘层填充所述字线之间的间隙区、所述第一半导体图案间的间隙区和所述第二半导体图案之间的间隙区；和多个二维排列于所述绝缘层上的相变材料图案，所述相变材料图案分别电连接到所述第二半导体图案。2.根据权力要求1的相变存储器件，其中所述第一导电型是P型，所述第二导电型是N型。3.根据权力要求1的相变存储器件，其中所述半导体衬底和所述字线之间的界面具有与相邻于所述字线的半导体衬底的表面基本相同的高度。4.根据权力要求1的相变存储器件，还包括多条夹置于所述字线和半导体衬底之间的缓冲线，其中所述缓冲线具有与所述半导体衬底相同的导电类型，并且所述字线和缓冲线之间的界面比所述绝缘层和半导体衬底之间的界面高。5.根据权力要求1的相变存储器件，其中所述字线是使用通过绝缘层暴露的半导体衬底作为籽晶层生长的半导体图案或使用固态相延伸技术形成的半导体图案。6.根据权力要求1的相变存储器件，其中所述第一半导体图案是使用通过绝缘层暴露的字线作为籽晶层生长的半导体图案，并且所述第二半导体图案是使用所述第一半导体图案作为籽晶层生长的半导体图案。7.根据权力要求1的相变存储器件，其中所述第一和第二半导体图案是使用固相外延技术形成的半导体图案。8.根据权力要求1的相变存储器件，其中所述第一半导体图案具有低于所述第二半导体图案和字线的杂质浓度。9.根据权力要求1的相变存储器件，还包括提供于具有相变材料图案的衬底上的层间绝缘层；和多条设置在所述层间绝缘层上的位线，其中所述位线通过贯通所述层间绝缘层的位线接触孔电连接到所述相变材料图案并且设置跨过所述字线。10.根据权力要求1的相变存储器件，其中所述字线、所述第一半导体图案和所述第二半导体图案是单晶半导体。11.根据权力要求1的相变存储器件，还包括设置为与所述字线的端部相邻的第一组开关元件和第二组开关元件，所述开关元件形成于所述半导体衬底上或所述半导体衬底上的外延半导体图案上；和设置在所述字线之间以分别控制所述开关元件的多条主字线，其中第一组开关元件分别电连接到所述字线的奇数字线，并且第二组开关元件分别电连接到所述字线的偶数字线。12.根据权力要求11的相变存储器件，其中第一和第二组开关元件是MOS存取晶体管，所述主字线分别电连接到所述MOS存取晶体管的栅极，并且所述字线分别电连接到所述MOS存取晶体管的漏区。13.根据权力要求11的相变存储器件，还包括多个夹置于所述第二半导体图案和相变材料图案之间且设置在绝缘层内的导电插塞，其中所述主字线设置在所述导电插塞之间。14.一种相变存储器件，包括第一导电型的半导体衬底；在所述半导体衬底上提供的下成型层，以具有暴露所述半导体衬底预定区的多个平行下开口；填充所述下开口的多条字线，所述字线具有与第一导电型不同的第二导电型，并且具有基本平的顶表面。覆盖所述字线和下成型层的上成型层，所述上成型层具有多个暴露所述字线预定区的上开口；提供于上开口内的第一半导体图案，所述第一半导体图案具有第一导电型或第二导电型；堆叠于第一半导体图案上并且位于上开口内的第二半导体图案，所述第二半导体图案具有第一导电型；并且设置在所述第二半导体图案上方并且分别电连接到第二半导体图案的多个相变材料图案，其中所述字线和第一半导体图案之间的界面具有与所述字线和上成型层之间的界面基本相同的高度。15.根据权力要求14的相变存储器件，其中所述第一导电型是P型，并且所述第二导电型是N型。16.根据权力要求14的相变存储器件，其中所述半导体衬底和字线之间的界面具有与所述半导体衬底和下成型层之间的界面基本相同的高度。17.根据权力要求14的所述相变存储器件，还包括夹置于所述字线和半导体衬底之间的多条缓冲线，其中所述缓冲线具有与所述半导体衬底相同的导电类型，并且所述字线和缓冲线之间的界面比所述下成型层和半导体衬底之间的界面高。18.根据权力要求14的所述相变存储器件，其中所述字线是使用通过绝缘层暴露的半导体衬底作为籽晶层生长的半导体图案或使用固态相延伸技术形成的半导体图案。19.根据权力要求14的所述相变存储设备，其中所述第一半导体图案是使用通过绝缘层暴露的字线作为籽晶层生长的半导体图案，并且所述第二半导体图案是使用所述第一半导体图案作为籽晶层生长的半导体图案。20.根据权力要求14的所述相变存储器件，其中所述第一和第二半导体图案是使用固相外延技术形成的半导体图案。21.根据权力要求14的所述相变存储器件，其中所述第一半导体图案具有比第二半导体图案和字线低的杂质浓度。22.根据权力要求14的所述相变存储器件，还包括提供于具有所述相变材料图案的衬底上的层间绝缘层；和设置于所述层间绝缘层上以便跨过所述字线的多条位线，其中所述位线通过贯通所述层间绝缘层的位线接触孔电连接到所述相变材料图案。23.根据权力要求14的所述相变存储器件，其中所述字线、所述第一半导体图案和所述第二半导体图案是单晶半导体。24.根据权力要求14的所述相变存储器件，还包括设置在相邻于所述字线端部的第一组MOS存取晶体管和第二组MOS存取晶体管，所述MOS存取晶体管形成于半导体衬底上或在半导体衬底上的外延半导体图案上；和设置在所述字线之间用来分别控制所述MOS存取晶体管的多条主字线，其中所述第一组MOS存取晶体管的漏区分别电连接到所述字线的奇数字线，并且所述第二组MOS存取晶体管的漏区分别电连接到所述字线的偶数字线。25.根据权力要求24的所述相变存储器件，其中所述主字线还分别电连接到所述MOS存取晶体管的栅极。26.根据权力要求24的所述相变存储器件，其中所述主字线设置在相邻半导体图案之间。27.一种相变存储器件，包括第一导电型的半导体衬底；在所述半导体衬底上提供的下成型层，以具有多个暴露半导体衬底预定区的平行第一开口；填充所述第一开口的下区的多条字线，所述字线具有与第一导电型不同的第二导电型，并且具有基本平的顶表面。设置在所述第一开口的上区内的多个隔离壁，以提供暴露所述字线预定区的多个第二开口，所述隔离壁由对所述第一成型层具有蚀刻选择性的第二成型层构成；在第二开口内的第一半导体图案，所述第一半导体图案具有第一导电型或第二导电型；堆叠在所述第一半导体图案上并且位于第二开口内的第二半导体图案，所述第二半导体图案具有第一导电型；和多个设置在所述第二半导体图案上方并且分别电连接到第二半导体图案的多个相变材料图案，其中所述字线和第一半导体图案之间的界面具有与所述字线和所述隔离壁之间的界面基本相同的高度。28.根据权力要求27的所述相变存储器件，其中所述第一导电型是P型，并且第二导电型是N型。29.根据权力要求27的所述相变存储器件，其中所述半导体衬底和字线之间的界面具有与所述半导体衬底和第一成型层之间的界面基本相同的高度。30.根据权力要求27的所述相变存储器件，还包括设置在所述字线和半导体衬底之间的多条缓冲线，其中所述缓冲线具有与所述半导体衬底相同的导电类型，并且所述字线和缓冲线之间的界面比所述第一成型层和半导体衬底之间的界面高。31.根据权力要求27的所述相变存储器件，其中所述字线是使用通过绝缘层暴露的半导体衬底作为籽晶层生长的半导体图案或使用固态相延伸技术形成的半导体图案。32.根据权力要求27的所述相变存储器件，其中所述第一半导体图案是使用通过绝缘层暴露的字线作为籽晶层生长的半导体图案，并且所述第二半导体图案是使用所述第一半导体图案作为籽晶层生长的半导体图案。33.根据权力要求27的所述相变存储器件，其中所述第一和第二半导体图案是使用固相外延技术形成的半导体图案。34...

【专利技术属性】
技术研发人员：赵佑荣，金杜应，辛允承，卞贤根，姜尚范，赵栢衡，郭忠根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]