半导体装置及其制法制造方法及图纸

一种半导体装置及其制法，该装置包括：具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及局部的该金属层，具有局部暴露该金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；以及焊料凸块，结合在该开口暴露出的金属层上；本发明专利技术可防止焊块龟裂或焊块底层金属脱层现象，可应用在低介电常数的芯片，本发明专利技术的结构及工序简单，简化了工序并降低了制造成本，不需使用重配置工序，因此也不会产生寄生电容的问题，因此克服了上述现有技术的种种缺点。

【技术实现步骤摘要】

本专利技术是关于一种半导体封装技术，特别是关于一种低介电常数的半导体装置及其制法。
技术介绍
随着半导体技术的进步以及芯片电路功能的不断提高，伴随着通信、网络及计算机等各种便携式(Portable)产品的大幅增长，可缩小集成电路(IC)面积且具有高密度与多管脚特性的球栅阵列式(BGA)、倒装芯片(Flip Chip)与芯片级封装(CSP，Chip Size Package)等半导体封装技术已成为主流。其中，倒装芯片(Flip Chip)半导体封装技术是例如在晶圆或芯片等半导体基材的接点(通常是焊垫)上形成焊料凸块(Solder Bump)，再通过焊料凸块直接与例如基片(Substrate)等承载件电性连接，与引线结合(Wire Bonding)方式相比，倒装芯片技术的电路路径较短，具有较好的电性品质，同时可设计为芯片背部裸露形式，因此可提高的芯片散热。基于上述原因，使得倒装芯片技术普遍应用在半导体封装产业中。上述倒装芯片技术在半导体基材形成焊料凸块前，如第6,111,321号、第6,229,220号、第6,107,180号及第6,586,323号等美国专利中所揭示的，需要先形成焊块底层金属(Under Bump Metallurgy；UBM)，使该焊料凸块可牢固地粘合在半导体基材上。然而，当利用该半导体基材的焊料凸块直接与基片电性连接时，半导体基材与基片之间因热膨胀系数差异(CTE mismatch)产生的应力，会集中在焊料凸块上以及焊块底层金属(UBM)上，容易造成焊料凸块、焊块底层金属的龟裂(crack)或脱层现象，影响电性品质。为了改善上述龟裂或脱层问题，现有做法是如第5,720,100号、第6,074,895号与第6,372,544号美国专利所述，在例如芯片的半导体基材与基片之间填充胶层(Under fill)舒解、缓冲应力，但此步骤不仅耗时且不易重复。另外一种重复护层(Re-Passivation)的做法是在形成焊块底层金属前，在保护层上预先形成例如为苯丙环丁烯(Benzo-Cyclo-Butene；BCB)、聚酰亚胺(Polyimide)的介电层，借由该介电层吸收应力，减少上述龟裂或脱层问题，该工序步骤如图1A至图1E所示。首先如图1A所示，提供具有多个焊垫(I/O接点)11的半导体基材10，并在该半导体基材10表面形成局部暴露各焊垫11的保护层12。各图中均以半导体基材10局部的单一焊垫11为例说明。接着如图1B所示，在该保护层12表面覆盖形成例如是聚酰亚胺(Polyimide，PI)的介电层13，并局部暴露该焊垫11。然后如图1C所示，采用例如溅镀技术(Sputtering)及电镀技术(Plating)在该焊垫11上形成一焊块底层金属(UBM)14。之后，如图1D所示将例如是干膜(Dry Film)的拒焊层15覆盖在该介电层13上，并且暴露该焊块底层金属14以涂布焊料16。最后，经第一次回焊(Reflow)、移除拒焊层15以及第二次回焊，使焊料16形成如图1E所示球形化的焊料凸块(Solder Ball)17。上述通过在焊块底层金属14与保护层12之间增设介电层13吸收应力的技术，在半导体工艺技术水准在线宽为0.13微米以上时，确实可减少龟裂或脱层问题。然而，当线宽是90纳米(nm)以下甚至65纳米、45纳米、32纳米的工艺时，为了克服线宽缩小造成的电阻/电容时间延迟(RC Time Delay)，必须导入低介电常数(Lowk)的介电层材料，以允许芯片内的金属导线可以互相紧密地贴近，而且防止发生信号泄漏和干扰的问题，并相对提高传输速率。随着这些介电层材料的低介电常数(Lowk)要求，连带衍生出介电层材料质硬、易脆的特性，反而更易造成介电层的脱层现象，影响产品的电性品质。这主要是因为形成在焊料凸块17上的应力绝大部分仍旧作用于焊块底层金属14的接口，位于其底边侧的介电层13仅提供局部的侧向受力，无法提供足够的缓冲功能，所以仍易发生焊料凸块17的龟裂或焊块底层金属14的脱层现象。为此，第6,492,198号、第6,287,893号、第6,455,408号等美国专利发展出线路重新配置技术，来克服上述焊料凸块的龟裂或焊块底层金属的脱层问题，即运用重配置层(Re-Distribution Layer；RDL)形成导通线路，将芯片原本的接点，重新配置到适当的位置再形成焊块底层金属。该重配置工序技术所配置的焊料凸块下方具有一介电层，利用该介电层可对焊料凸块的应力提供一定程度的缓冲效果，减少龟裂或脱层等问题。然而，使用重配置工序会大幅增加工序的复杂程度、难度与成本，且重配置的金属导线也造成了许多寄生电容的问题，从而影响了芯片的电性。因此，如何开发一种可以解决上述现有技术缺点的半导体装置及其制法，能够减少焊料凸块的应力、防止龟裂与脱层现象、简化工序、防止产生寄生电容、不使用重配置工序的工艺，应用在低介电常数芯片，实为目前急需解决的课题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在提供一种能够减少焊料凸块的应力的半导体装置及其制法。本专利技术的次一目的在于提供一种工序简单、低成本的半导体装置及其制法。本专利技术的另一目的在于提供一种不会产生寄生电容问题的半导体装置及其制法。本专利技术的还一目的在于提供一种不使用重配置工序的半导体装置及其制法。本专利技术的再一目的在于提供一种防止龟裂与脱层现象的半导体装置及其制法。本专利技术的又一目的在于提供一种应用在低介电常数芯片的半导体装置及其制法。为达到上述目的以及其它目的，本专利技术提供一种半导体装置，该装置至少包括具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及局部的该金属层，具有局部暴露该金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；以及焊料凸块，结合在该开口暴露出的金属层上。为达到相同的目的，本专利技术也可提供另一种半导体装置，该装置至少包括具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；第一金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及局部的该第一金属层，具有局部暴露该第一金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；第二金属层，结合在该第一金属层且覆盖其周围局部的该第三保护层；以及焊料凸块，结合在该第二金属层上。上述间距长度是介于焊垫半径至焊垫半径的三分之一之间。该间距长度最好在焊垫半径的二分之一。所应用的半导体基材可以是低介电常数的半导体芯片或晶圆。该第一保护层可以是氮化硅层。该第二保护层可以是苯丙环丁烯(Benzo-Cyclo-Butene；BCB)或聚酰亚胺(Polyimide)介电层。该第三保护层可为介电层或拒焊层。该介电层最好是苯丙环丁烯或聚酰亚胺。该金属层或第一、第二金属层可以是焊块底层金属(UBM)，例如包括金属铝、镍钒合金、金属铜以及金属钛的组合。为实现上述半导体装置，本专利技术提供一种半导体装置的制法包括提供具有焊垫的半导体基材；依次在该半导体基材上形成第一、第二保护层，且暴露该焊垫；将一金属层结合在该焊垫且覆盖其周围局部的该第二本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，该装置至少包括：具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及 局部的该金属层，具有局部暴露该金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；以及焊料凸块，结合在该开口暴露出的金属层上。

【技术特征摘要】
1.一种半导体装置，其特征在于，该装置至少包括具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及局部的该金属层，具有局部暴露该金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；以及焊料凸块，结合在该开口暴露出的金属层上。2.如权利要求1所述的半导体装置，其特征在于，该间距长度介于焊垫半径到焊垫半径的三分之一之间。3.如权利要求1所述的半导体装置，其特征在于，该间距长度是焊垫半径的二分之一。4.如权利要求1所述的半导体装置，其特征在于，该半导体基材是低介电常数的半导体芯片。5.如权利要求1所述的半导体装置，其特征在于，该半导体基材是低介电常数的晶圆。6.如权利要求1所述的半导体装置，其特征在于，该第一保护层是氮化硅层。7.如权利要求1所述的半导体装置，其特征在于，该第二保护层是苯丙环丁烯或聚酰亚胺介电层。8.如权利要求1所述的半导体装置，其特征在于，该第三保护层是介电层或拒焊层。9.如权利要求7所述的半导体装置，其特征在于，该介电层是苯丙环丁烯或聚酰亚胺。10.如权利要求1所述的半导体装置，其特征在于，该金属层是一焊块底层金属。11.如权利要求1所述的半导体装置，其特征在于，该金属层包括金属铝、镍钒合金、金属铜以及金属钛的组合。12.一种半导体装置，其特征在于，该装置至少包括具有焊垫的半导体基材；第一、第二保护层，依次层叠在该半导体基材上，且暴露该焊垫；第一金属层，结合在该焊垫且覆盖其周围局部的该第二保护层；第三保护层，覆盖在该第二保护层及局部的该第一金属层，具有局部暴露该第一金属层的开口，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；第二金属层，结合在该第一金属层且覆盖其周围局部的该第三保护层；以及焊料凸块，结合在该第二金属层上。13.如权利要求12所述的半导体装置，其特征在于，该间距长度介于焊垫半径到焊垫半径的三分之一之间。14.如权利要求12所述的半导体装置，其特征在于，该间距长度是焊垫半径的二分之一。15.如权利要求12所述的半导体装置，其特征在于，该半导体基材是低介电常数的半导体芯片。16.如权利要求12所述的半导体装置，其特征在于，该半导体基材是低介电常数的晶圆。17.如权利要求12所述的半导体装置，其特征在于，该第一保护层是氮化硅层。18.如权利要求12所述的半导体装置，其特征在于，该第二保护层是苯丙环丁烯或聚酰亚胺介电层。19.如权利要求12所述的半导体装置，其特征在于，该第三保护层是介电层或拒焊层。20.如权利要求19所述的半导体装置，其特征在于，该介电层是苯丙环丁烯或聚酰亚胺。21.如权利要求12所述的半导体装置，其特征在于，该第一、第二金属层是焊块底层金属。22.如权利要求12所述的半导体装置，其特征在于，该第一、第二金属层分别包括金属铝、镍钒合金、金属铜以及金属钛的组合。23.一种半导体装置的制法，其特征在于，该制法包括提供具有焊垫的半导体基材；依次在该半导体基材上形成第一、第二保护层，且暴露该焊垫；将一金属层结合在该焊垫且覆盖其周围局部的该第二保护层；将第三保护层覆盖在该第二保护层及局部的该金属层，并定义一开口以局部暴露该金属层，且该开口中心与该焊垫中心偏离的间距小于焊垫半径；以及在该开口暴...

【专利技术属性】
技术研发人员：柯俊吉，戴国瑞，黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]