半导体装置及其制造方法制造方法及图纸

一种薄型化并且适合于高速动作的层叠型半导体装置。在半导体衬底的一面上排列配置形成多个预定电路，按照预定图形依次层叠形成与电路电连接的布线及绝缘层以形成多层布线部，在形成多层布线部的阶段在半导体衬底上形成表面以绝缘膜覆盖的填充电极，在多层布线部的预定布线上形成柱电极，在半导体衬底的一面上形成第１绝缘层，将第１绝缘层的表面去除预定厚度使柱电极露出，研磨半导体衬底的另一面使填充电极露出以形成贯通电极，刻蚀半导体衬底的一面使贯通电极的顶端突出，在贯通电极的顶端露出的状态下在半导体衬底的一面上形成第２绝缘层，在两电极上形成凸起电极，分割半导体衬底以形成半导体装置。利用凸起电极将利用该方法所得的多个半导体装置层叠固定起来制造出层叠型半导体装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种可实现薄型化和高速动作化的，特别是涉及用于将多个半导体装置按顺序层叠起来制造层叠型半导体装置的非常有效的制造技术。
技术介绍
伴随着各种电子装置在多功能、小型化方面的发展，埋入在电子装置中的半导体装置也逐渐演变为在很小的体积中内置很多电路元件的结构。用来提高半导体装置(集成电路装置)的集成密度的方法已知有三维层叠型半导体装置。例如，已经提出了一种将在中介层(interposer)上具有贯穿多级的贯通电极的LSI芯片层叠固定起来以谋求高集成化的结构(例如专利文献1、非专利文献1)。另外，还有将形成了集成电路的第1至第3半导体衬底部填充层叠起来的三维半导体装置。在这种三维半导体装置中，第3半导体装置使用了SOI衬底(例如专利文献2)。另外，作为制造三维层叠LSI必不可少的技术，已有在半导体衬底上形成贯通电极的技术。在硅(Si)晶片上形成贯通电极的现有的工艺流程的工序数量仍然相当多(例如非专利文献2)。专利文献1特开2003-46057号公报专利文献2特开2001-250913号公报非专利文献1电气学会电子材料研究会资料，VOL.EFM-02-6，No.1-8，P31-35非专利文献2表面技术，VOL.52，No.7，2001，P479-483现有的三维层叠型半导体装置存在以下问题。(1)在将LSI芯片层叠多层(例如3个芯片以上)的结构中，大多是个别设置中介层、主要以该中介层为间隔进行层叠。在这种情况下，大多采用从特性面开始的个别化倒装芯片(Flip-Chip)封装技术。倒装芯片封装的成本很高。另外，由于个别地以中介层为间隔，所以芯片间的连接路径变长，特性面也变差。(2)替代倒装芯片，借助于焊线(bonding wire)的连接可达3层或4层左右。但是，随着焊线条数的增加，工序数量也变长。另外，因焊线而导致连接路径变长和阻抗增加，进而可能会导致特性变差(高速动作化)。进而，存在着薄型化裸芯片(Bare Chip)的处理问题，在整体的薄型化存在局限。(3)为了提高成品的成品率，在安装(层叠)前必须利用裸芯片进行最终测试；但是，由于目前的处理难度，利用裸芯片所做的最终测试、即利用所谓的KGD(Known Good Die已知合格芯片)进行的最终测试的成本非常高。(4)当在1个芯片上的多个位置进行层叠时，最多2层就已经是极限了，而即使这样，连接路径也会变长，很容易影响特性。系统级封装(System in Package，简称SiP)是一种在今后的高性能半导体开发中占有一席之地的技术，与系统芯片(Systom onChip，简称SoC)相比，其开发成本低、开发时间短，其差别是压倒性的。SiP已被应用于移动电话和数字照相机等，进一步高集成度的要求也越来越高。因此，可以预见到在不久的将来会出现4层、5层的层叠要求，进一步，也会出现对其组合的灵活性的要求。
技术实现思路
本专利技术的一个目的是提供能够缩短半导体装置之间的连接路径的特性优异的层叠型半导体装置。本专利技术的另一个目的是提供能够将结构不同的多种半导体装置层叠为多级的薄型化的层叠型半导体装置。本专利技术的另一个目的是提供能够以良好的生产性廉价地制造出高可靠性的薄型化层叠型半导体装置的制造方法。本专利技术的另一个目的是提供能够很容易地将包含结构不同的多种半导体装置的电子器件层叠为多级的层叠型半导体装置的制造方法。本专利技术的另一个目的是提供能够缩短与外部的连接路径、薄型化并且制造成本低廉的半导体装置。参照本说明书的记述以及附图，即可明确本专利技术的上述以及其他目的和新特征。以下是对本申请所公开的专利技术之中有代表性的内容所做的简单的概要说明。(1)本专利技术的层叠型半导体装置中，具有在下表面具有外部电极端子的第1半导体装置、经由接合体与上述第1半导体装置电连接并被固定到上述第1半导体装置上的第2半导体装置、在上述第1半导体装置和第2半导体装置之间经由接合体按顺序层叠固定起来的第3半导体装置，上述第1半导体装置具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；多个柱(post)电极，在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；以及多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述第2半导体装置至少具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；以及柱电极或者多个贯通电极，其中，上述柱电极在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；上述多个贯通电极从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述第3半导体装置具有 半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；多个柱电极，在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；以及多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述第1半导体装置中，上述柱电极或上述贯通电极成为下表面，该下表面的柱电极或贯通电极上设置了上述外部电极端子；上述第3半导体装置的下表面的上述贯通电极或上述柱电极经由上述接合体电连接到上述第1半导体装置的上表面的上述柱电极或上述贯通电极；上述第2半导体装置的下表面的上述柱电极或上述贯通电极经由上述贯通电极电连接到上述第3半导体装置的上表面的上述柱电极或上述贯通电极上。这种层叠型半导体装置的制造工序具有下述工序(a)在半导体衬底的第1主面上，整齐配置形成多个包含预定电路元件的产品形成部；(b)在上述各产品形成部上按照预定图形依次层叠形成与上述电路元件电连接的布线和绝缘层以形成多层布线部；(c)在形成上述多层布线部的阶段，形成多个从上述多层布线部的预定深度朝向上述半导体衬底的上述第1主面的相反面即第2主面并在表面具有绝缘膜的孔的同时，在这些孔中填充导体以形成与上述多层布线部的预定布线电连接起来的填充电极；(d)在上述多层布线部的各个预定布线上形成柱电极；(e)在上述半导体衬底的第1主面上形成覆盖上述柱电极的第1绝缘层；(f)将上述第1绝缘层的表面去除预定厚度以露出上述柱电极； (g)将上述半导体衬底的第2主面从其表面去除预定厚度以露出上述填充电极从而形成贯通电极；(h)将上述半导体衬底的第2主面刻蚀去除预定厚度以使上述贯通电极突出预定长度；(i)在使上述贯通电极的顶端露出的状态下，在上述半导体衬底的第2主面上形成预定厚度的第2绝缘层；(j)将上述半导体衬底包含着上述第1及第2绝缘层沿纵横方向截断后分本文档来自技高网...

【技术保护点】
一种层叠型半导体装置，包括：第１半导体装置，在下表面具有外部电极端子；以及第２半导体装置，电连接到上述第１半导体装置上并固定在上述第１半导体装置上，其特征在于，上述第１半导体装置具有：半导体衬底；在上述半导体衬底的第１主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第１绝缘层，覆盖上述多层布线部；第２绝缘层，覆盖上述半导体衬底的第１主面的相反面即第２主面；多个柱电极，在上述多层布线部的各个预定布线上形成并在上述第１绝缘层表面露出；多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第２绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上；以及上述外部电极端子，连接到上述贯通电极上，上述第２半导体装置至少具有：半导体衬底；在上述半导体衬底的第１主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第１绝缘层，覆盖上述多层布线部；第２绝缘层，覆盖上述半导体衬底的第１主面的相反面即第２主面；以及柱电极或者多个贯通电极，其中，上述柱电极在上述多层布线部的各个预定布线上形成并在上述第１绝缘层表面露出；上述多个贯通电极从上述多层布线部的预定深度贯通上述半导体衬底及上述第２绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述柱电极或上述贯通电极位于上述第１半导体装置的下表面，在该下表面的上述柱电极或上述贯通电极上设置上述外部电极端子，上述第２半导体装置的下表面的上述贯通电极或上述柱电极经由接合体而电连接到上述第１半导体装置的上表面的上述柱电极或上述贯通电极上。...

【技术特征摘要】
【国外来华专利技术】JP 2003-10-30 370651/20031.一种层叠型半导体装置，包括第1半导体装置，在下表面具有外部电极端子；以及第2半导体装置，电连接到上述第1半导体装置上并固定在上述第1半导体装置上，其特征在于，上述第1半导体装置具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；多个柱电极，在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上；以及上述外部电极端子，连接到上述贯通电极上，上述第2半导体装置至少具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；以及柱电极或者多个贯通电极，其中，上述柱电极在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；上述多个贯通电极从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述柱电极或上述贯通电极位于上述第1半导体装置的下表面，在该下表面的上述柱电极或上述贯通电极上设置上述外部电极端子，上述第2半导体装置的下表面的上述贯通电极或上述柱电极经由接合体而电连接到上述第1半导体装置的上表面的上述柱电极或上述贯通电极上。2.如权利要求1所述的层叠型半导体装置，其特征在于，在上述第1半导体装置和上述第2半导体装置之间具有层叠固定成1至多级的第3半导体装置，上述第3半导体装置具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；多个柱电极，在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；以及多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上，上述第3半导体装置的上下表面的柱电极或贯通电极经由接合体电连接到上级侧的半导体装置及下级侧的半导体装置的柱电极或贯通电极上。3.如权利要求1所述的层叠型半导体装置，其特征在于，上述各级半导体装置是单体，各半导体装置是同一尺寸并一致地重合起来。4.如权利要求1所述的层叠型半导体装置，其特征在于，在上述第1半导体装置上并列配置固定了多个比上述第1半导体装置小的第2半导体装置。5.如权利要求1所述的层叠型半导体装置，其特征在于，上述第1半导体装置的上表面的各贯通电极或各柱电极与上述第2半导体装置的下表面的各贯通电极或各柱电极相对应，并分别经由上述接合体电连接。6.如权利要求1所述的层叠型半导体装置，其特征在于，上述第1半导体装置的上表面的各贯通电极或各柱电极与上述第2半导体装置的下表面的各贯通电极或各柱电极的接合不使用上述接合体，与上述一个半导体装置的上述接合相关的上述柱电极或上述贯通电极突出出来，该突出部分通过金属接合与对面的半导体装置的上述柱电极或上述贯通电极连接起来。7.如权利要求1所述的层叠型半导体装置，其特征在于，上述柱电极利用电镀膜、植球电极或CVD膜形成。8.如权利要求1所述的层叠型半导体装置，其特征在于，在上述第1半导体装置与上述第2半导体装置之间隔着具有绝缘穴的金属板，在上述绝缘穴部分，上述第2半导体装置的下表面的上述贯通电极或上述柱电极经由上述接合体在不接触上述金属板的状态下与上述第1半导体装置的上表面的上述贯通电极或上述柱电极电连接起来，与上述第1半导体装置及上述第2半导体装置的上述金属板相面对的上述贯通电极及上述柱电极经由上述接合体电连接到上述金属板上。9.如权利要求8所述的层叠型半导体装置，其特征在于，成为上述半导体装置的电源电位或地电位的上述贯通电极或上述柱电极连接到上述金属板上。10.如权利要求1所述的层叠型半导体装置，其特征在于，上述第1及第2半导体装置之中，一个半导体装置的上述半导体衬底是硅衬底，另一个半导体装置的上述半导体衬底是化合物半导体衬底。11.如权利要求1所述的层叠型半导体装置，其特征在于，上述贯通电极及上述柱电极由铜、钨、钛、镍、铝或它们的合金形成。12.如权利要求1所述的层叠型半导体装置，其特征在于，在上述第1半导体装置与上述第2半导体装置之间的空隙中填充绝缘性树脂。13.如权利要求1所述的层叠型半导体装置，其特征在于，上述第2半导体装置具有多个柱电极，与上述第1半导体装置同样地在上述第1绝缘层的表面露出；以及多个贯通电极，在上述第2绝缘层的表面露出，在位于上表面的预定的上述柱电极或上述贯通电极的露出端上形成有凸起电极。14.如权利要求1所述的层叠型半导体装置，其特征在于，上述柱电极的直径比上述贯通电极的直径大。15.如权利要求1所述的层叠型半导体装置，其特征在于，上述电路元件是有源元件和无源元件。16.如权利要求1所述的层叠型半导体装置，其特征在于，上述各半导体装置的上述半导体衬底为5～50μm左右的厚度，上述第1绝缘层的厚度为20～100μm左右的厚度。17.一种半导体装置，其特征在于，具有半导体衬底；在上述半导体衬底的第1主面一侧形成的多个电路元件和包含连接到上述电路元件上的布线的多层布线部；第1绝缘层，覆盖上述多层布线部；第2绝缘层，覆盖上述半导体衬底的第1主面的相反面即第2主面；多个柱电极，在上述多层布线部的各个预定布线上形成并在上述第1绝缘层表面露出；以及多个贯通电极，从上述多层布线部的预定深度贯通上述半导体衬底及上述第2绝缘层而设置，经由绝缘膜与上述半导体衬底接触并连接到上述多层布线部的各个预定的布线上。18.如权利要求17所述的半导体装置，其特征在于，在预定的上述柱电极或上述贯通电极的露出端上形成有凸起电极。19.如权利要求17所述的半导体装置，其特征在于，上述柱电极的直径比上述贯通电极的直径大。20.如权利要求17所述的半导体装置，其特征在于，上述柱电极利用电镀膜、植球电极或CVD膜形成。21.如权利要求17所述的半导体装置，其特征在于，上述贯通电极及上述柱电极由铜、钨、钛、镍、铝或它们的合金形成。22.如权利要求17所述的半导体装置，其特征在于，上述电路元件是有源元件和无源元件。23.如权利要求17所述的半导体装置，其特征在于，上述各半导体装置的上述半导体衬底为5～50μm左右的厚度，上述第1绝缘层的厚度为20～100μm左右的厚度。24.一种层叠型半导体装置的制造方法，该层叠型半导体装置具有第1半导体装置，在下表面具有外部电极端子；第2半导体装置，层叠固定到上述第1半导体装置上，上述两半导体装置被电连接起来，其特征在于，具有下述工序(a)在半导体衬底的第1主面上，整齐配置形成多个包含预定电路元件的产品形成部；(b)在上述各产品形成部上按照预定图形依次层叠形成与上述电路元件电连接的布线和绝缘层以形成多层布线部；(c)在形成上述多层布线部的阶段，形成多个从上述多层布线部的预定深度朝向上述半导体衬底的上述第1主面的相反面即第2主面并在表面具有绝缘膜的孔的同时，在这些孔中填充导体以形成与上述多层布线部的预定布线电连接起来的填充电极；(d)在上述多层布线部的各个预定布线上形成柱电极；(e)在上述半导体衬底的第1主面上形成覆盖上述柱电极的第1绝缘层；(f)将上述第1绝缘层的表面去除预定厚度以露出上述柱电极；(g)将上述半导体衬底的第2主面从其表面去除预定厚度以露出上述填充电极从而形成贯通电极；(h)将上述半导体衬底的第2主面刻蚀去除预定厚度以使上述贯通电极突出预定长度；(i)在使上述贯通电极的顶端露出的状态下，在上述半导体衬底的第2主面上形成具有预定厚度的第2绝缘层；(j)将上述半导体衬底包含着上述第1及第2绝缘层沿纵横方向截断后分割出上述各产品形成部；以及(k)在上述工序(i)之后或上述工序(j)之后，在上述贯通电极或上述柱电极之中预定的露出端形成凸起电极，通过上述工序(a)至工序(k)形成上述第1半导体装置，通过选择上述工序(a)至工序(k)中的工序，形成至少具有上...

【专利技术属性】
技术研发人员：石原政道，
申请(专利权)人：OKI半导体株式会社，
类型：发明
国别省市：JP[日本]