本发明专利技术提供一种半导体器件及其制造方法，该半导体器件具有第一区域（４０）和与其相邻的第二区域（５０），还包括：半导体基板，具有主表面和侧面，所述主表面位于所述第一区域（４０），所述侧面位于所述第一区域（４０）和所述第二区域（５０）的边界；多个焊盘（１８）和与多个焊盘（１８）电连接的多个外部连接端子，其形成在半导体基板的所述主表面上；第一树脂部（３４），覆盖多个焊盘（１８），在所述半导体基板的所述主表面上形成，并且具有主表面和侧面，从所述主表面露出所述多个外部连接端子，侧面（４２）位于所述边界；第二树脂部（４６），位于第二区域（５０），覆盖所述半导体基板的侧面和第一树脂部（３４）的侧面（４４），其组成与第一树脂部（３４）不同。
【技术实现步骤摘要】
本专利技术涉及。特别涉及晶片级芯片尺寸封装(W-CSP)的小型。
技术介绍
在封装半导体元件的半导体器件中，日^要求小型化和薄型化。特别 在要求薄型的领域中，提出了在半导体元件的表面一侧，M状的端子配置为格子状的CSP (Chip Scale Package )。此外，还提出了在晶片状态下， 组装到CSP中的晶片级芯片尺寸封装(W-CSP )。该W-CSP是用切刀等把形成在晶片上的各半导体器件分割为单片的， 但是单片的半导体器件的侧面露出切削面，产生细微的裂缝或缺口。因此，为了防止这样的裂缝或缺口的发生，提出在被切的区域预先形 成宽度比较宽的沟之后，用树脂铸模的半导体器件(例如，参照专利文献 1~3)。专利文献l:日本特开平10-79362号>^才艮 专利文献2:日本特开2000-260910号,^才艮 专利文献3:日本特开2006-100535号公报可是，所述的半导体器件都是把包含沟的半导体晶片上的全部用同一 树脂铸模，所以必须选择兼具与半导体晶片的粘接性和电绝缘性的树脂。 即填充在沟中的树脂在切割后，也必须与半导体基fel牢固地紧贴。而有必 要选择具有足以抑制泄漏电流的绝缘性的树脂。因此，有必要在各地方选 择最适合的树脂。使用图具体说明这样的。图5 (A)是进行铸模前的半导体晶片的剖面图。如图5 (B)所示， 在半导体晶片131的切割区域中形成沟132。在晶片表面的切割区域的全 部区域形成该沟132。接着如图5(C)所示，在沟132中填充铸模树脂133。当然在沟132内也形成铸 #脂层133。然后，如图5 (D)所示，磨削铸 模树脂层133,形成所希望的膜厚的铸,脂层134。最后，如图5(E) 所示，用比沟132的宽度更窄的宽度在沟132形成完全切断部135。通过 形成完全切断部135,沟132内的铸模树脂层134也完全分离，作为夹持 部残留。因此，以往的半导体器件中，夹持部和其他部分的组成由同一的树脂 部构成，所以具有所述的问题。此外，在具有所述的夹持构造的半导体器件的制造方法中，存在以下 的问题，为了在实际的制造工序中应用，有必要采取某种对策。首先，在以往的制造方法中，在形成沟132后形成铸模树脂层133, 所以填充铸模树脂时，由于需要的加压处理等，以沟132为起点，产生半 导体晶片131的裂缝。此外，在形成铸模树脂层133之前，半导体元件区 域露出，所以由沟132的处理产生的切削垃圾和微粒附着到半导体元件区 域，有可能引起质量方面的问题。如果形成铸模树脂层133，就无法确i人 铸模树脂层133的下部的状态，所以在形成铸^^脂层133之前需要进行 检查或测定工序。该检查时，再次需要进行沟132的制作结果的确认或铸 模处理前的清理，晶片破裂的风险也伴随着输送处理或晶片处理而升高。 此外，铸模树脂处理前后与通常不同，铸^^树脂处理前必须在清洁度高的 环境下进行，而铸模树脂处理后所实施的切割处理不需要在通常的清洁度 高的环境下处理。因此，有必要在清洁度不同的环境或装置进行各处理， 在清洁度的维护和管理的质量方面也成为问题。
技术实现思路
本专利技术是鉴于所述问题而提出的，课题在于实现以下的目的。即本专利技术的目的在于，提供树脂的选择范围大，^L和树脂的粘接性 优良的半导体器件。此外，本专利技术的目的在于，提供能防止用树脂铸模时的半导体晶片的 破裂的半导体器件的制造方法。作为本专利技术者锐意研究的结果，发现通过使用以下的半导体器件的制 造方法，能解决所述问题，实现所述的目的。即本专利技术的半导体器件，具有第一区域和位于该第一区域的外侧并相邻的第二区域，其特征在于，包括半导体基仗，其具有主表面和侧面， 配置为所述主表面位于所述第一区域、且所述侧面位于所述第一区域和所 述第二区域的边界；多个焊盘和与所述多个焊盘电连接的多个外部连接端 子，该多个焊盘和多个外部连接端子在所述半导体基仗的所述主表面上形 成；第一树脂部，其按照覆盖所述多个焊盘的方式在所述半导体基板的所 述主表面上形成，并且具有主表面和侧面，从所述主表面露出所述多个外 部连接端子，所述侧面位于所述边界；第二树脂部，其位于所述第二区域， 按照覆盖所述半导体基板的所述侧面和所述笫 一树脂部的所述侧面的方 式形成，其组成与所述第一树脂部不同。此外，本专利技术的半导体器件的制造方法在半导体基板上形成多个半导 体元件之后，进行单片分割，从而形成半导体器件，其特征在于，包括 在分片前的所述半导体基&上形成第一树脂部的工序；在所述半导体141 的切割区域形成沟的工序；在所述沟形成组成与所述第 一树脂部不同的第 二树脂部的工序；以比所述沟窄的宽度在所述第二树脂部切割所ili^， 把所述半导体器件分割为单片的工序。专利技术效果根据本专利技术，能提供树脂的选择范围大、基&和树脂的粘接性优良的 半导体器件。此外，根据本专利技术，能提供在用树脂铸模时能够防止半导体晶片的破 裂的半导体器件的制造方法。附图说明图1 (A)是本专利技术实施方式的半导体器件的俯视图，(B)是本专利技术 实施方式的半导体器件的剖面图。图2是本专利技术实施方式的半导体器件的制造方法的工序剖面图。图3是本专利技术实施方式的半导体器件的制造方法的工序剖面图。图4 (A)、 (C)、 (E)、 (G)是通过本专利技术实施方式的半导体器件的 制造方法的印刷方式填充树脂的工序俯视图，(B)、 (D)、 (F)和(H)是 通过本专利技术实施方式的半导体器件的制造方法的印刷方式填充树脂的工 序剖面图。图5是以往的半导体器件的制造方法的工序剖面图。 符号的说明10—半导体器件(半导体芯片)；11a—第一主表面；lib—第二主表面； 11c—周边区域；lid—半导体芯片形成区域；12—半导体基板；13—半导 体主体；14—元件区域；14a—绝缘膜的表面；18—电路元件连接用焊盘； 20—钝化膜；22—绝缘膜；23—开口部；24—再布线层；26—电极柱用焊 盘；28—电极柱；30—布线构造；32—外部连接端子；34—第一树脂部； 40—第一区域；42—半导体主体的侧面(第一侧面)；44—第一树脂部的侧 面；46—第二树脂部；49—第二侧面；50—第二区域；50a—树脂；60—夹 持部；70—沟；80—狭缝；卯-掩模。具体实施例方式以下，参照附图，说明本专利技术的实施方式。另外，在图中，不过以能 理解本专利技术的程度概略地表示各构成部位的形状、尺寸和配置关系，并不 由此特别限定本专利技术。以下说明本专利技术的。<半导体器件>图1 (A)是从半导体器件10的上方观察的用于说明构成要素的配置 关系的透过的平面图。为了把形成的布线构造的说明变得容易，按照透过 实际在其上面一侧形成的密封部的方式表示。图1 (B)是表示在图1(A) 的I-I所示的单点划线切断的切口的模式剖面图。半导体器件io具有WCSP构造。在半导体基仗12上，通过晶片工艺， 形成电路元件即所要的电路元件的构成区域。另外，在图1 (A)和(B) 中，用14表示形成电路元件的构成区域的^L区域，此外，在以下的说明 中，把该基板区域筒单地称作元件区域14。元件区域14 一般由具有LSI 等集成电路的多个有源元件构成。在以下的说明中，在半导体1^L12上形 成这样的元件区域14，把由后面描述的电路元本文档来自技高网...
【技术保护点】
一种半导体器件，具有第一区域和位于该第一区域的外侧并相邻的第二区域，其特征在于，包括： 半导体基板，其具有主表面和侧面，所述主表面位于所述第一区域，且所述侧面位于所述第一区域和所述第二区域的边界； 多个焊盘和与所述多个焊盘电连接 的多个外部连接端子，该多个焊盘和多个外部连接端子在所述半导体基板的所述主表面上形成； 第一树脂部，其按照覆盖所述多个焊盘的方式在所述半导体基板的所述主表面上形成，并且具有主表面和侧面，从所述主表面露出所述多个外部连接端子，所述侧面位于 所述边界； 第二树脂部，其位于所述第二区域，按照覆盖所述半导体基板的所述侧面和所述第一树脂部的所述侧面的方式形成，其组成与所述第一树脂部不同。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：伊东由夫，久岛好正，内田浩和，
申请(专利权)人：OKI半导体株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。