半导体元件及形成半导体元件的方法技术

本发明专利技术提供一种半导体元件及形成半导体元件的方法，具体涉及一种具有降低源极或漏极区域中掺杂物扩散的ＰＭＯＳ晶体管及其形成方法。ＰＭＯＳ晶体管包括掺杂Ｐ型杂质及扩散延迟材料的源极或漏极区域。ＰＭＯＳ晶体管更包括一栅极介电层，位于半导体基板的沟道上、一栅极电极，位于栅极介电层之上以及一轻掺杂源极或漏极区域对齐栅极电极的边缘。其中扩散延迟材料较佳包括碳、氟、氮或上述材料的组合。本发明专利技术由于扩散延迟材料减少了源极或漏极区域的扩散，因此源极或漏极区域的片电阻降低，可形成较陡峭的接面以及改善短沟道效应。

【技术实现步骤摘要】

本专利技术有关于一种晶体管的制程，特别有关于降低PMOS半导体元件中源极或漏极区域杂质的扩散。
技术介绍
随着晶体管尺寸的缩小，需要较浅的源极或漏极接面来维持短沟道。源极或漏极接面的尺寸缩小，使源极或漏极的片电阻提高及多晶硅栅极空乏增加，进而降低驱动电流。为了降低多晶硅栅极空乏效应及源极或栅极电阻，最好能够提高源极或漏极区域的掺杂浓度。然而随着掺杂浓度的增加，源极或漏极区域的扩散行为也随之增加，产生明显的短沟道效应。传统上控制掺杂物扩散的方法是降低退火制程，例如快速退火制程(rapid thermal anneal，RTA)的退火温度，但是降低温度会使源极或漏极区域内杂质的活性受影响，而造成不良的驱动电流。也有其他用来降低扩散以及维持掺杂轮廓的方法，美国专利5885861揭露一种用来限制P型或N型杂质扩散的方法。如图1所示，栅极电极6形成在基板2上。将P型杂质及N型杂质分别掺杂于PMOS元件及NMOS元件的栅极电极6与轻掺杂源极或漏极区域8。箭头10代表掺杂制程。就N型元件而言，共掺杂氮及氟于栅极电极6与轻掺杂区域8，就P型元件而言，共掺杂氮及碳于栅极电极6与轻掺杂区域8。其中氮、碳及氟具有延迟掺杂物扩散的功能。因此在后续的退火制程中能有效控制掺杂物的扩散，使得轻掺杂区域8具有较高的浓度及限制掺杂区范围。为了达到更好的效果，N型杂质的扩散也必须受限制。美国专利案号2004/0102013揭露一种限制NMOS元件中深源极或漏极区域16内磷掺杂轮廓的方法，如图2所示。在基板20上形成栅极电极12后，以N型掺杂物，例如砷，进行掺杂以形成轻掺杂区域14，接着形成间隙壁11。箭头22代表掺杂制程，以磷进行掺杂形成深源极或漏极区域16。此外，也将氟及碳掺杂至相同区域。氟及碳的掺杂可降低磷的扩散，并改善驱动电流而降低短沟道效应。然而这些方法并非针对PMOS元件中源极或漏极区域内杂质的扩散。虽然美国专利5885861中揭露碳可用来延迟PMOS元件中轻掺杂区域内P型掺杂物的扩散，但其中并未提在PMOS元件中形成源极或漏极区时，掺杂物种类以及掺杂条件(例如剂量、掺杂能量或剂量比例)的影响。值得注意的是，扩散延迟材料的种类及掺杂条件需最佳化，以产生扩散延迟的功效，若不改变而直接将NMOS元件的掺杂条件用于PMOS元件将无法得到扩散延迟的效果。对于非常微小的元件，例如以65nm或更高阶制程制造的元件，源极或漏极的扩散会影响沟道区域，在如此微小的尺寸下，源极或漏极区域的杂质可能会扩散至轻掺杂区域，甚至会扩散至沟道区域。由于扩散使源极或漏极区域的掺杂浓度下降，会增加其片电阻。因此需要一种降低PMOS元件中掺杂区的扩散并改善短沟道效应的方法。
技术实现思路
有鉴于此，本专利技术提供一种PMOS晶体管及其形成方法，可降低自源极或漏极区域的扩散。为达成上述目的，本专利技术提供一种PMOS晶体管，包括一源极或漏极区域，掺杂P型杂质以及至少一扩散延迟材料。该PMOS晶体管更包括一栅极介电层，位于一半导体基底内的一沟道上；一栅极电极，位于该栅极介电层之上；一轻掺杂源极或漏极区域，大抵对齐该栅极电极的边缘，其中该轻掺杂区域包括P型杂质。该扩散延迟材料较佳包括碳、氟、氮或上述材料的组合。栅极电极的掺杂物较佳与源极或漏极区域中的掺杂物相同。为达上述目的，本专利技术提供一种降低扩散的方法，包括形成一掺杂P型杂质及一扩散延迟材料的源极或漏极区域。上述方法更包括在一半导体基板内的沟道上形成一栅极介电层；在该栅极介电层上形成一栅极电极；以该栅极电极作为掩膜，掺杂一额外的P型杂质以形成一轻掺杂区域；以及沿着栅极电极的侧壁形成一间隙壁。其中该P型杂质及该扩散延迟材料可同时或依序掺杂。本专利技术是这样实现的本专利技术提供一种半导体元件，所述半导体元件包括一半导体基底；一栅极介电层，位于该半导体基底内的一沟道上；一栅极电极，位于该栅极介电层之上；一轻掺杂源极或漏极区域，大抵对齐该栅极电极的边缘，其中该轻掺杂区域包括P型杂质；一栅极间隙壁，位于该栅极电极的侧边；一源极或漏极区域，位于在该半导体基底中，且大抵对齐该栅极间隙壁的边缘，其中该源极或漏极区域包括P型杂质；以及一扩散延迟区域，包括一扩散延迟材料，大抵对齐该栅极间隙壁的边缘。本专利技术所述的半导体元件，该扩散延迟材料包括碳、氟、氮或上述材料的组合。本专利技术所述的半导体元件，该扩散延迟区域大抵与该源极或漏极区域重叠。本专利技术所述的半导体元件，该扩散延迟该区域大抵较该源极或漏极区域深。本专利技术所述的半导体元件，该P型杂质包括B、BF2或上述材料的组合。本专利技术所述的半导体元件，该源极或漏极区域中P型杂质的浓度大于约1015/cm3。本专利技术所述的半导体元件，该栅极电极包括扩散延迟材料及P型杂质。本专利技术所述的半导体元件，该扩散延迟材料具有一第一浓度，而该P型杂质具有一第二浓度，且该第一与该第二浓度的比率约介于0.1至10。本专利技术提供一种形成半导体元件的方法，所述形成半导体元件的方法包括提供一半导体基底；在该半导体基底内的一沟道上形成一栅极介电层；在该栅极介电层之上形成一栅极电极；在该半导体基底中形成一轻掺杂源极或漏极区域，大抵对齐该栅极电极的边缘，其中该轻掺杂源极或漏极区域包括P型杂质；在该栅极电极的侧边形成一栅极间隙壁；在该半导体基底中形成一源极或漏极区域，大抵对齐该栅极间隙壁的边缘，其中该源极或漏极区域包括P型杂质；以及在该半导体基底中形成一扩散延迟区域，包括一扩散延迟材料，大抵对齐该栅极间隙壁的边缘。本专利技术所述的形成半导体元件的方法，该扩散延迟材料包括碳、氟、氮或上述材料的组合。本专利技术所述的形成半导体元件的方法，该扩散延迟区域大抵与该源极或漏极区域重叠。本专利技术所述的形成半导体元件的方法，该扩散延迟该区域大抵较该源极或漏极区域深。本专利技术所述的形成半导体元件的方法，该P型杂质包括B、BF2或上述材料的组合。本专利技术所述的形成半导体元件的方法，该源极或漏极区域中P型杂质的浓度大于约1015/cm3。本专利技术所述的形成半导体元件的方法，该扩散延迟材料具有一第一浓度，而该P型杂质具有一第二浓度，且该第一与该第二浓度的比率约介于0.1至10。由于扩散延迟材料减少了源极或漏极区域的扩散，因此源极或漏极区域的片电阻降低，可形成较陡峭的接面以及改善短沟道效应。附图说明图1为现有形成晶体管的方法，其中氮及氟用来降低P型杂质的扩散，而氮及碳则用来降低N型杂质的扩散；图2为现有利用共掺杂碳或氟与磷来制造NMOS晶体管的方法；图3至图7为本专利技术PMOS晶体管制程剖面图；图8为本专利技术掺杂浓度随深度的变化。具体实施例方式为了让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下图3显示在基板40上形成栅极介电层44及栅极电极46，基板40较佳为硅、锗化硅、锗化硅上的应变硅、硅覆绝缘层(SOI)、锗化硅覆绝缘层(SGOI)或锗覆绝缘层(GOI)。栅极介电层44较佳为高介电常数材料。栅极电极层46较佳为多晶硅、金属或金属硅化物，形成在栅极介电层44之上。视情况而定，可针对栅极电极46及露出的基板40进行预非晶化注入制程(pre-amorphization implantation，PAI)，以降低掺杂物沟道效应(dopan本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，所述半导体元件包括：一半导体基底；一栅极介电层，位于该半导体基底内的一沟道上；一栅极电极，位于该栅极介电层之上；一轻掺杂源极或漏极区域，对齐该栅极电极的边缘，其中该轻掺杂区域包括Ｐ型杂质；一栅极间隙壁，位于该栅极电极的侧边；一源极或漏极区域，位于在该半导体基底中，且对齐该栅极间隙壁的边缘，其中该源极或漏极区域包括Ｐ型杂质；以及一扩散延迟区域，包括一扩散延迟材料，对齐该栅极间隙壁的边缘。

【技术特征摘要】
US 2005-6-21 11/157,5151.一种半导体元件，其特征在于，所述半导体元件包括一半导体基底；一栅极介电层，位于该半导体基底内的一沟道上；一栅极电极，位于该栅极介电层之上；一轻掺杂源极或漏极区域，对齐该栅极电极的边缘，其中该轻掺杂区域包括P型杂质；一栅极间隙壁，位于该栅极电极的侧边；一源极或漏极区域，位于在该半导体基底中，且对齐该栅极间隙壁的边缘，其中该源极或漏极区域包括P型杂质；以及一扩散延迟区域，包括一扩散延迟材料，对齐该栅极间隙壁的边缘。2.根据权利要求1所述的半导体元件，其特征在于，该扩散延迟材料包括碳、氟、氮或上述材料的组合。3.根据权利要求1所述的半导体元件，其特征在于，该扩散延迟区域与该源极或漏极区域重叠。4.根据权利要求1所述的半导体元件，其特征在于，该扩散延迟该区域较该源极或漏极区域深。5.根据权利要求1所述的半导体元件，其特征在于，该P型杂质包括B、BF2或上述材料的组合。6.根据权利要求5所述的半导体元件，其特征在于，该源极或漏极区域中P型杂质的浓度大于1015/cm3。7.根据权利要求1所述的半导体元件，其特征在于，该栅极电极包括扩散延迟材料及P型杂质。8.根据权利要求1所述的半导体元件，其特征在于，该扩散延迟材料具有一第一浓度，而该P型杂质具有一第二浓度，且该第一与该第二浓度的比率...

【专利技术属性】
技术研发人员：陈建豪，聂俊峰，李资良，陈世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]