不对称铸模的芯片封装体制造技术

本发明专利技术是有关于一种不对称铸模的芯片封装体，其包括一导线架、一芯片、一粘着层、多条打线与一封装胶体，其中导线架包括一导线架本体与至少一扰流板。导线架本体具有多个内引脚部。扰流板为向上弯折，以形成一隆起部，且扰流板的第一端与导线架本体连接。芯片固着于这些内引脚部下方，且扰流板位于芯片的一侧。粘着层配置于芯片与这些内引脚部之间，而这些打线分别电性连接这些内引脚部与芯片之间。封装胶体至少包覆芯片、这些打线、这些内引脚部、粘着层与扰流板。

【技术实现步骤摘要】

本专利技术是有关于一种不对称铸模的芯片封装体，且特别是有关于一种具有导线架的芯片封装体。
技术介绍
对动态随机存取记忆体(dynamic random access memory，DRAM)而言，所使用的封装方式可以分为小型J型外引脚封装(small outlineJ-lead，SOJ)与小型外引脚封装(thin small outline package，TSOP)两种，而此两种的优点为传输速度快、散热佳、以及结构小。然而，若就导线架(lead frame)而言，小型J型外引脚封装与小型外引脚封装又可以分为引脚位于芯片上方(lead on chip，LOC)封装，例如US Patent4,862,245或者引脚位于芯片下方(chip on lead，COL)，例如US Patent4,989,068。图1A是习知具有LOC架构的小型外引脚封装体的剖面示意图。请先请参阅1A，习知的小型外引脚封装体100a包括一导线架110、一芯片120、一粘着层130、多条第一打线(bonding wire)140a与一封装胶体(moldingcompound)150，其中导线架110具有多个内引脚部112与多个外引脚部114。芯片120固着于内引脚部112下方，而粘着层130配置于芯片120与内引脚部112之间，用以固定芯片120。这些第一打线140a分别电性连接芯片120与内引脚部112之间，而封装胶体150包覆内引脚部112、芯片120、粘着层130与第一打线140a。值得注意的是，位于外引脚114上方的封装胶体150的厚度D1与位于外引脚114下方的封装胶体150的厚度D2的比例为1∶3，因此当封装胶体150冷凝收缩时，习知的小型外引脚封装体100a便容易产生翘曲(warpage)的现象，而造成破坏。图1B是另一习知具有LOC架构的小型外引脚封装体的剖面示意图。请继续请参阅1B，图1B与图1A相似，其不同之处在于另一种习知的小型外引脚封装体100b更包括多条第二打线140b，且导线架110更包括多条汇流条(bus bar)116，且这些汇流条116与这些内引脚部112相邻。此外，这些第二打线140b分别电性连接汇流条116与芯片120之间。然而，此种习知的小型外引脚封装体100b依旧存在着上述的问题。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种不对称铸模的芯片封装体，其具有较佳的可靠度(reliability)。此外，本专利技术的另一目的就是在提供另一种不对称铸模的芯片封装体，以改善封装胶体冷凝收缩所产生的翘曲的现象。基于上述目的或其他目的，本专利技术提出一种不对称铸模的芯片封装体，其包括一导线架、一芯片、一粘着层、多条第一打线与一封装胶体，其中导线架包括一导线架本体与至少一扰流板。导线架本体具有多个内引脚部与多个外引脚部。扰流板为向上弯折形成一隆起部，而扰流板具有一第一端与一第二端，其中第一端与导线架本体连接。芯片固着于这些内引脚部下方，且扰流板位于芯片的一侧。粘着层配置于芯片与这些内引脚部之间，而这些第一打线分别电性连接这些内引脚部与芯片之间。封装胶体至少包覆芯片、这些第一打线、这些内引脚部、粘着层与扰流板，其中位于外引脚部下方的封装胶体的厚度与位于外引脚部上方的封装胶体的厚度为不相等。基于上述目的或其他目的，本专利技术提出一种不对称铸模的芯片封装体，其包括一导线架、一芯片、一粘着层、多条第一打线与一封装胶体，其中导线架包括一导线架本体与至少一扰流板。导线架本体具有多个内引脚部、多个外引脚部与一芯片承载座。扰流板为向上弯折形成一隆起部，而扰流板具有一第一端与一第二端，其中第一端与导线架本体连接。芯片固着于芯片承载座上，且扰流板位于芯片的一侧。粘着层配置于芯片与芯片承载座之间，而这些第一打线分别电性连接这些内引脚部与芯片之间。封装胶体至少包覆芯片、这些第一打线、这些内引脚部、粘着层、扰流板与芯片承载座，其中位于外引脚部下方的封装胶体的厚度与位于外引脚部上方的封装胶体的厚度为不相等。依照本专利技术实施例，扰流板的第二端可以是弯折成水平。依照本专利技术实施例，扰流板为向上弯折以形成隆起部，再向下弯折，且扰流板的第二端为高于内引脚。依照本专利技术实施例，扰流板为向上弯折以形成隆起部，再向下弯折，且扰流板的第二端与内引脚为共平面。依照本专利技术实施例，扰流板为向上弯折以形成隆起部，再向下弯折，且扰流板的第二端为低于内引脚。依照本专利技术实施例，导线架更包括至少一支撑条，其连接扰流板的第二端与导线架本体之间。此外，支撑条也可以是连接导线架本体与扰流板侧边之间。依照本专利技术实施例，这些内引脚部可以是沉置(down-set)设计。依照本专利技术实施例，芯片承载座可以是低于内引脚部。依照本专利技术实施例，导线架本体更可以具有多条汇流条(bus bar)，且这些汇流条与这些内引脚部相邻。此外，不对称铸模的芯片封装体更可以包括多条第二打线，其分别电性连接芯片与这些汇流条之间，而封装胶体更包覆第二打线与汇流条。依照本专利技术实施例，扰流板可以是具有多个开孔。依照本专利技术实施例，位于扰流板的隆起部下方的封装胶体的厚度与位于扰流板的隆起部上方的封装胶体的厚度为不相等的。基于上述，本专利技术在导线架上设计出向上弯折的扰流板，以改善封装胶体冷凝收缩所产生的翘曲的现象，因此本专利技术的芯片封装体具有较佳的可靠度。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1A是习知具有LOC架构的小型外引脚封装体的剖面图。图1B是另一习知具有LOC架构的小型外引脚封装体的剖面示意图。图2A是依照本专利技术第一实施例的未封胶成型芯片封装体的俯视图，其中图2A未绘示第一打线与封装胶体。图2B是为封胶后完全成型芯片封装体并沿图2A的A-A’线的剖面图。图2C是为封胶后完全成型芯片封装体沿并图2A的B-B’线的剖面图。图3A是依照本专利技术第二实施例的未封胶成型的芯片封装体的俯视图，其中图3A未绘示第一打线、第二打线与封装胶体。图3B是为封胶后完全成型芯片封装体并沿图3A的A-A’线的剖面图。图3C是为封胶后完全成型芯片封装体并沿图3A的B-B’线的剖面图。图3D是依照本专利技术第二实施例的另一不对称铸模的芯片封装体的剖面图。图4A至图4D是依照本专利技术第三实施例的芯片封装体的剖面图。100a、100b习知的小型外引脚封装体110、210导线架112、212a、412a内引脚部114、212b、414b外引脚部116、218、418汇流条120、220、420芯片130、230、430粘着层140a、240a、440a第一打线140b、240b、440b第二打线 150、250、450封装胶体212、412导线架本体214、314、414扰流板214a、314a、414a第一端214b、314b、414b第二端214c、314c开孔216支撑条214d、314d、414c隆起部412c芯片承载座具体实施方式第一实施例图2A是依照本专利技术第一实施例的未封胶成型的芯片封装体的俯视图，其中图2A未绘示第一打线与封装胶体。图2B是为封胶后完全成型芯片封装体并沿图2A的A-A’线的剖面图，而图2C是为封胶后完全成型芯片封装体并沿图2A的B-B’线的剖面图本文档来自技高网...

【技术保护点】
一种不对称铸模的芯片封装体，其特征在于其包括：一导线架，包括：一导线架本体，具有多数个内引脚部与多数个外引脚部；至少一扰流板，该扰流板为向上弯折形成一隆起部，而该扰流板具有一第一端与一第二端，其中该第一端与该导线架本 体连接；一芯片，固着于该些内引脚部下方，且该扰流板位于该芯片的一侧；一粘着层，配置于该芯片与该些内引脚部之间；多数条第一打线，分别电性连接该些内引脚部与该芯片之间；以及一封装胶体，至少包覆该芯片、该些第一打线 、该些内引脚部、该粘着层与该扰流板，其中位于该些外引脚部下方的该封装胶体的厚度与位于该些外引脚部上方的该封装胶体的厚度为不相等。

【技术特征摘要】
1.一种不对称铸模的芯片封装体，其特征在于其包括一导线架，包括一导线架本体，具有多数个内引脚部与多数个外引脚部；至少一扰流板，该扰流板为向上弯折形成一隆起部，而该扰流板具有一第一端与一第二端，其中该第一端与该导线架本体连接；一芯片，固着于该些内引脚部下方，且该扰流板位于该芯片的一侧；一粘着层，配置于该芯片与该些内引脚部之间；多数条第一打线，分别电性连接该些内引脚部与该芯片之间；以及一封装胶体，至少包覆该芯片、该些第一打线、该些内引脚部、该粘着层与该扰流板，其中位于该些外引脚部下方的该封装胶体的厚度与位于该些外引脚部上方的该封装胶体的厚度为不相等。2.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的扰流板的该第二端为弯折成水平。3.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的扰流板为向上弯折以形成该隆起部，再向下弯折，且该扰流板的该第二端为高于该些内引脚部。4.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的扰流板为向上弯折以形成该隆起部，再向下弯折，且该扰流板的该第二端与该些内引脚部为共平面。5.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的扰流板为向上弯折以形成该隆起部，再向下弯折，且该扰流板的该第二端为低于该些内引脚部。6.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的导线架更包括至少一支撑条，连接该扰流板的该第二端与该导线架本体之间。7.根据权利要求6所述的不对称铸模的芯片封装体，其特征在于其中所述的支撑条连接于该导线架本体与该扰流板侧边之间。8.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的些内引脚部为沉置设计。9.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的导线架更包括多数条汇流条，且该些汇流条与该些内引脚部相邻。10.根据权利要求9所述的不对称铸模的芯片封装体，更包括多数条第二打线，分别电性连接该芯片与该些汇流条之间，而该封装胶体更包覆该些第二打线与该些汇流条。11.根据权利要求1所述的不对称铸模的芯片封装体，其特征在于其中所述的扰流板具有多数个开孔。12.根据权利要求1所述的不对称铸模的芯片封装体，其中位于该扰流板的该隆起部下方的该封装胶体的厚度与位于该扰流板的该隆起部上方的该封装胶体的厚度是不相等的。13.一种不对称铸模的芯片封装体，其特征在于其包括一导线架，包括一导线架本体，具有...

【专利技术属性】
技术研发人员：沈更新，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]