发光二极管芯片制造技术

一种发光二极管芯片，其包括基板、静电传导层、第一型掺杂半导体层、活性层、第二型掺杂半导体层、第一电极与第二电极。其中，静电传导层设置于基板上，而第一型掺杂半导体层设置于静电传导层的部分区域上。此外，活性层设置于第一型掺杂半导体层的部分区域上，而第二型掺杂半导体层设置于活性层上。另外，第一电极设置于第一型掺杂半导体层上，而第二电极设置于第二型掺杂半导体层上。本发明专利技术之发光二极管芯片具有静电传导层，因此可以避免发光二极管遭受静电放电破坏。

【技术实现步骤摘要】

本专利技术涉及一种发光二极管芯片(light-emitting diode chip)，且特别涉及一种具有静电放电防护功能(electro static discharge protection)的发光二极管芯片。
技术介绍
近年来，发光二极管元件可说是非常广泛地被使用，一般常应用于交通灯号(红绿灯)、大型的显示看板或者作为平面显示器的光源。为了防止发光二极管遭受静电放电破坏，常见的解决方法是利用额外的二极管(例如是齐纳二极管)与发光二极管反相并联。当静电放电现象产生时，静电的高压特性会使得用以防止静电的二极管在其击穿电压(breakdownvoltage)区操作，此时，与发光二极管反相并联的二极管便可以有效避免发光二极管被静电所破坏。图1A为公知的覆晶封装的发光二极管芯片示意图，而图1B为图1A中覆晶封装的电路示意图。请同时参考图1A与图1B，公知的覆晶封装的发光二极管芯片100包括发光二极管110与二极管120。其中，发光二极管110包括基板112、N型掺杂半导体层114、活性层116、P型掺杂半导体层118、透明导电层119、电极1与电极2。上述N型掺杂半导体层114设置于基板112上，而活性层116设置于N型掺杂半导体层114与P型掺杂半导体层118之间。此外，电极1与透明导电层119设置于P型掺杂半导体层118上，而电极2设置于N型掺杂半导体层114上。另外，前述二极管120包括N型掺杂区122与P型掺杂区124，而发光二极管110通过焊锡W1与W2分别接合于二极管120上的N型掺杂区122与P型掺杂区124。换言之，发光二极管110与二极管120反相并联(如图1B所示)，且发光二极管110的电极1与二极管120中的N型掺杂区122连接至工作电压V1，而发光二极管110的电极2与二极管120中的P型掺杂区124连接至工作电压V2。当静电放电现象产生时，静电的高压特性会使得二极管120在其击穿电压(breakdown voltage)区操作，此时，静电荷会通过二极管120，而不会通过发光二极管110。如此一来，静电荷会被二极管120所消耗并从发光二极管芯片100中被导出，因此，二极管120便可以有效地保护发光二极管110免于遭受静电破坏。上述覆晶封装的发光二极管芯片100在制造上需利用额外的基板以制造出二极管120，然后，再将两者(发光二极管110与二极管120)利用焊锡W1与W2来接合。因此，在工艺上需要较高的成本。图2A为另一种公知的发光二极管芯片示意图，而图2B为图2A中发光二极管芯片的电路示意图。请同时参考图2A与图2B，公知的发光二极管芯片200包括基板210、非故意掺杂层(unintentionally-doped layer)220、N型掺杂半导体层230、活性层240、P型掺杂半导体层250、透明导电层251、第一金属层260、第一氧化层261、第二金属层270、第二氧化层271、电极3与电极4。上述非故意掺杂层220设置于基板210上，而N型掺杂半导体层230设置于非故意掺杂层220上。此外，活性层240设置于P型掺杂半导体层250与N型掺杂半导体层230之间，而电极3与透明导电层251设置于P型掺杂半导体层250上。此外，电极4设置于N型掺杂半导体层230上。值得留意的是，电极3通过接触窗H1中的第一金属层260与非故意掺杂层220连接，而第一氧化层261设置于接触窗H1内，此第一氧化层261可使第一金属层260与其它膜层(N型掺杂半导体层230、活性层240与P型掺杂半导体层250)电绝缘。前述电极4通过接触窗H2中的第二金属层270与非故意掺杂层220连接，而第二氧化层271设置于接触窗H2内，此第二氧化层271可使第二金属层270与N型掺杂半导体层230电绝缘。值得留意的是，第一金属层260与非故意掺杂层220以及第二金属层270与非故意掺杂层220之间皆为萧基接触(shottky contact)。此外，电极3连接至工作电压V1，而电极4连接至工作电压V2。当静电放电现象产生时，静电的高压特性会使得二极管202(图2B所示)在其击穿电压区操作，此时，静电荷会流过二极管202；意即，静电荷会依次流过图2A中所示的电极4、第二金属层270、非故意掺杂层220、第一金属层260与电极3。如此一来，静电荷便不会流入发光二极管201，进而造成发光二极管201遭受静电破坏，因此，二极管202可以保护发光二极管201免于遭受静电破坏。然而，上述发光二极管芯片200的第一金属层260与第二金属层270必须与非故意掺杂层220、电极3与电极4以外的膜层电绝缘。因此，此公知技术必须在接触窗H1与H2内形成第一氧化层261与第二氧化层271。然而，随着接触窗H1与H2的深度越深，在接触窗H1与H2内形成第一氧化层261与第二氧化层271也就越困难，换言之，在制造上极有可能面临产品合格率不佳的问题。图3A为一种公知的发光二极管芯片示意图，而图3B为图3A中发光二极管芯片的电路示意图。请同时参考图3A与图3B，发光二极管芯片300由发光二极管301与二极管302所构成。其中，发光二极管301包括基板310、N型掺杂半导体层320、活性层330、P型掺杂半导体层340、透明导电层350、电极5与电极6。上述N型掺杂半导体层320设置于基板310上，而活性层330设置于P型掺杂半导体层340与N型掺杂半导体层320之间。此外，透明导电层350与电极5设置于P型掺杂半导体层340上，而电极6设置于N型掺杂半导体层320上。另外，二极管302设置于基板310上，且二极管302包括P型掺杂区362、N型掺杂区364、电极7与电极8。其中，电极7设置于P型掺杂区362上，而电极8设置于N型掺杂区364上。此外，电极5与8通过导线连接至工作电压V1，而电极6与7通过导线连接至工作电压V2。换言之，二极管302反相并联于发光二极管301(如图3B所示)。当静电放电现象产生时，静电的高压特性会使得二极管302(图3B所示)在其击穿电压区操作，此时，静电荷会流过二极管302，而不会流过发光二极管301，进而防止发光二极管301遭受静电放电破坏。然而，电极5与8之间必需通过长度较长的导线来连接，导线过长容易使发光二极管芯片300产生可靠度不佳的问题。此外，由于二极管302占据了基板310上的部分面积，因此发光二极管301的发光面积便相对地减少，使得发光二极管301的亮度受到影响。
技术实现思路
有鉴于此，本专利技术的目的就是提供一种具有静电放电防护功能的发光二极管芯片，其不但制造容易且可靠度佳。为达上述或其它目的，本专利技术提供一种发光二极管芯片，其包括基板、静电传导层、第一型掺杂半导体层、活性层、第二型掺杂半导体层、第一电极与第二电极。其中，静电传导层设置于基板上，而第一型掺杂半导体层设置于静电传导层的部分区域上。此外，活性层设置于第一型掺杂半导体层的部分区域上，而第二型掺杂半导体层设置于活性层上。另外，第一电极设置于第一型掺杂半导体层上，而第二电极设置于第二型掺杂半导体层上。本专利技术之一实施例中，发光二极管芯片还包括第一萧基接触电极，此第一萧基接触电极例如设置于静电传导层上，且第一萧基接触电极与第二电极电连接本文档来自技高网...

【技术保护点】
一种发光二极管芯片，其特征在于包括：基板；静电传导层，设置于该基板上；第一型掺杂半导体层，设置于该静电传导层的部分区域上；活性层，设置于该第一型掺杂半导体层的部分区域上；第二型掺杂半导体层，设置于该活 性层上；第一电极，设置于该第一型掺杂半导体层上；以及第二电极，设置于该第二型掺杂半导体层上。

【技术特征摘要】
1.一种发光二极管芯片，其特征在于包括基板；静电传导层，设置于该基板上；第一型掺杂半导体层，设置于该静电传导层的部分区域上；活性层，设置于该第一型掺杂半导体层的部分区域上；第二型掺杂半导体层，设置于该活性层上；第一电极，设置于该第一型掺杂半导体层上；以及第二电极，设置于该第二型掺杂半导体层上。2.根据权利要求1所述的发光二极管芯片，其特征在于还包括第一萧基接触电极，设置于该静电传导层上，其中该第一萧基接触电极与该第二电极电连接。3.根据权利要求2所述的发光二极管芯片，其特征在于还包括第一导线，其中该第一导线电连接该第一萧基接触电极与该第二电极。4.根据权利要求1所述的发光二极管芯片，其特征在于还包括第二萧基接触电极，设置于该静电传导层上，其中该第二萧基接触电极与该第一电极电连接。5.根据权利要求4所述的发光二极管芯片，其特征在于还包括第二导线，其中该第二导线电连接该第二萧基接触电极与该第一电极。6.根据权利要求1所述的发光二极管芯片，其特征在于还包括电流阻隔层，设置于该第一型掺杂半导体层与该静电传导层之间。7.根据权利要求6所述的发光二极管芯片，其特征在于该电流...

【专利技术属性】
技术研发人员：陈铭胜，武良文，简奉任，
申请(专利权)人：璨圆光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]