显示装置、显示模块及其像素结构制造方法及图纸

本发明专利技术公开了一种显示装置、显示模块及其像素结构，该像素结构包含基板、可挠性电路板以及多个发光二极管晶片。基板包含相邻的至少一个裁切公差预留区以及显示单元设置区。可挠性电路板设置于基板的显示单元设置区上。发光二极管晶片可设置于可挠性电路板上。根据本发明专利技术，由于发光二极管晶片设置于可挠性电路板上，而非各自设置于基板上的不同区域，所以可缩小发光二极管晶片与可挠性电路板所占用的像素结构面积，以利缩小像素结构的尺寸，从而在各显示单元间的间距维持一致的情况下，缩小显示单元间的间距。

【技术实现步骤摘要】

本专利技术涉及一种显示技术，且特别涉及一种显示装置、及其显示模块与像素结构。
技术介绍
随着显示科技日新月异的发展，除了常见的液晶显示面板外，也有显示装置直接采用发光二极管(Light Emitting D1de, LED)来显示画面。由于发光二极管具有高亮度、对比度高、工作电压低、反应速度快、发光效率较高及性能较稳定可靠，所以可望成为显示科技的新宠儿。发光二极管显示装置包含多个像素结构，每一像素包含由多个发光二极管构成的显示单元。为了提高光学的均匀性，显示单元之间的间距需维持相等。由于发光二极管显示装置的边缘需设置可挠性电路板，以驱动发光二极管，所以基板外侧的像素结构区域必须预留空间，以设置可挠性电路板。然而，当显示装置的解析度需求越来越高时，像素结构空间将缩小，显示单元之间的间距将被迫缩小，使得显示单元与可挠性电路板的预设位置会重叠，而导致显示单元或可挠性电路板无法装设，相对地，倘若为了顺利装设显示单元及可挠性电路板，则需改变显示单元的预设位置，而导致显示单元的间的间距不均，且进一步地影响光学的对称性及均匀性。因此，如何兼顾因应高解析度的像素结构与显示单元设计需求，并保持光学的对称性与均匀性实为发光二极管显示装置的发展困境之一。
技术实现思路
有鉴于此，本专利技术的一个目的在于兼顾发光二极管显示装置的高解析度的面板设计需求与维持光学均匀性的表现，进一步来说，本专利技术可在各显示单元间的间距维持一致的情况下，缩小显示单元间的间距。为了达到上述目的，根据本专利技术的一个实施方式，一种位于显示模块外缘的像素结构包含基板、可挠性电路板以及多个发光二极管晶片。基板包含相邻的至少一个裁切公差预留区以及显示单元设置区。可挠性电路板设置于基板的显示单元设置区上，并与裁切公差预留区相分离。此些发光二极管晶片设置于可挠性电路板上，且发光波长互不相同。在本专利技术的一个或多个实施方式中，像素结构还可包含至少一个薄膜晶体管。薄膜晶体管电性连接于至少一个发光二极管晶片。在本专利技术的一个或多个实施方式中，薄膜晶体管设置于基板上，且可挠性电路板包含驱动导线。驱动导线连接于薄膜晶体管与发光二极管晶片之间。在本专利技术的一个或多个实施方式中，可挠性电路板包含相对的第一表面以及第二表面。驱动导线包含第一连接垫以及第二连接垫。第一连接垫位于第一表面上。第二连接垫位于第二表面上。发光二极管晶片设置于第一连接垫上，第二连接垫电性连接于薄膜晶体管。在本专利技术的一个或多个实施方式中，像素结构还可包含被动式矩阵驱动模块，且可挠性电路板包含驱动导线。驱动导线包含连接垫。连接垫位于可挠性电路板的表面上，且发光二极管晶片设置于连接垫上，并透过驱动导线，连接被动式矩阵驱动模块。 在本专利技术的一个或多个实施方式中，裁切公差预留区的宽度介于200微米至300微米之间。在本专利技术的一个或多个实施方式中，显示单元设置区的宽度介于800微米至1000微米之间。根据本专利技术的另一个实施方式，一种显示模块包含如以上所述的像素结构，且此些像素结构的此些基板是一体的。在本专利技术的一个或多个实施方式中，每一像素结构的多个发光二极管晶片共同构成显示单元，任两相邻的显示单元定义一个间距。这些间距实质上相等的。根据本专利技术的另一个实施方式，一种显不装置包含多个显不模块，每一显不模块包含如以上所述的像素结构，且此些像素结构的此些基板是一体的。其中一个显示模块与至少另一个显示模块相拼接。在本专利技术的一个或多个实施方式中，每一像素结构的多个发光二极管晶片共同构成显示单元，每一显示模块的任两相邻的显示单元限定一个第一间距，分属不同显示模块的任两相邻的显示单元限定一个第二间距。第一间距与第二间距实质上相等。在上述实施方式中，由于位在显示模块外缘的像素结构中，发光二极管晶片设置于可挠性电路板上，而非各自设置于基板上的不同区域，所以可缩小发光二极管晶片与可挠性电路板所占用的像素结构面积，以利缩小像素结构的尺寸，从而在各显示单元间的间距维持一致的情况下，缩小显示单元间的间距，以利于提高显示装置的解析度。以上所述仅用于阐述本专利技术所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本专利技术的具体细节将在下文的实施方式及相关附图中详细介绍。【附图说明】为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：图1为根据本专利技术一个实施方式显示装置的俯视示意图；图2为根据本专利技术一个实施方式的显示模块的俯视示意图；图3为根据本专利技术一个实施方式的像素结构的俯视示意图；图4为图3的像素结构沿着A-A’线的剖面示意图；图5为根据本专利技术另一个实施方式的像素结构的剖面示意图；以及图6为根据本专利技术另一个实施方式的像素结构的剖面示意图。【具体实施方式】以下将以附图公开本专利技术的多个实施方式，为明确说明起见，许多具体的细节将在以下叙述中一并说明。然而，本领域技术人员应当了解到，在本专利技术部分实施方式中，这些具体的细节并非必要的，因此不应用于限制本专利技术。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式表示。图1为根据本专利技术一个实施方式显示装置1的俯视示意图。如图1所示，在本实施方式中，显示装置I可包含多个相拼接的显示模块10。因此，制造者可按显示装置I的尺寸需求，来调整显示模块10的数量。应了解到，本文所称的“拼接”一词代表相邻两显示模块10的边缘相接触且相固定。图2为根据本专利技术一个实施方式的显示模块10的俯视示意图。如图2所示，显示模块10可包含多个像素结构100。在部分实施方式中，这些像素结构100可以二维阵列的形式排列，举例来说，在图2中，显示模块10由16个像素结构100，以4x4的二维阵列形式所排列而成的。位于显示模块10外缘的像素结构100可包含显示单元200以及可挠性电路板300。可挠性电路板300可驱动此些显示单元200发光，而对应产生影像。在显示模块10内，任两相邻的显示单元200可定义第一间距II，为了缩小第一间距Il以提高解析度，需缩小每一像素结构100的尺寸，然而，若缩小像素结构100的尺寸，则可能会使显示单元200与可挠性电路板300的预设位置互相干涉。因此，本专利技术提出以下技术方案来解决此问题。进一步来说，可参阅图3，本图为根据本专利技术一个实施方式的像素结构100的俯视示意图。如图3所示，像素结构100可包含显示单元200、可挠性电路板300以及基板400。基板400具有相邻的显示单元设置区410以及裁切公差预留区420。可挠性电路板300设置于基板400的显示单元设置区410上，并与裁切公差预留区420相分离。显示单元200设置于可挠性电路板300上。在上述实施方式中，显示单元200设置于可挠性电路板300上，而非两者各自设置于基板400上的不同区域上。所以可缩小显示单元200与可挠性电路板300所占用的基板400面积，以利缩小基板400的尺寸，从而缩小显示单元200间的第一间距Il (可参阅图2)，以提尚解析度。在部分实施方式中，如图2所示，任两相邻的显示单元200之间的第一间距Il实质上相等，以提高显示模块10的光学均匀性。在部分实施方式中，如图1所示，分属不同显示模块10的任两相邻显示单元200定义第二间距12，第一间距Il与第二间距12实质上相等，以提高显示装置本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，所述像素结构包含：基板，其具有相邻的至少一个裁切公差预留区以及显示单元设置区；可挠性电路板，其设置于所述基板的所述显示单元设置区上，并与所述裁切公差预留区相分离；以及多个发光二极管晶片，其设置于所述可挠性电路板上，且所述多个发光二极管晶片的发光波长互不相同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张永昇，叶佳俊，
申请(专利权)人：元太科技工业股份有限公司，
类型：发明
国别省市：中国台湾;71