掺入杂质的方法和使用该方法的电子元件技术

一种方法包括通过等离子体掺入方法将杂质引入固态基体的步骤、从该固态基体形成起着降低光反射率的功能的抗光反射膜的步骤、以及通过光辐射执行退火的步骤。降低了退火时辐射光的反射率，有效地将能量引入杂质掺入层中，改善了激活效率，在防止扩散的同时降低杂质掺入层的薄层电阻。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及杂质掺入的方法和电子元件，更具体地涉及在形成电子元件期间优化杂质的掺入和激活的方法，以及使用该方法液晶显示面板上制造电子元件的方法。
技术介绍
随着近年来半导体尺寸减小，已经出现了对用于形成浅接合的技术的需求。使用低能量将诸如硼(B)、磷(P)和砷(As)各种导电杂质的离子注入用做固态基体的半导体衬底的表面的方法，已经被广泛地用于相关领域中的半导体制造方法。尽管使用注入离子的方法可以形成浅接合，但是通过离子注入可以形成的接合的深度存在限制。例如，难以在小的厚度掺入硼杂质，在离子注入中掺入区域的深度限制于距基底物质表面约10nm。为此，近年来各种掺入方法已经被提出作为形成浅接合的方法。各种掺入方法中的等离子体掺入技术作为适于实际应用的技术而成为人们关注的中心。等离子体掺入技术为，包含将被待掺入杂质的反应气体被等离子体激发，且等离子体辐射在固态基体表面上以掺入杂质。此外，在杂质被掺入之后，执行退火工艺以激活被掺入的杂质。一般而言，能够发射例如可见光、红外光和紫外光的宽波段内电磁波的光源，被用于该退火工艺。然而，由于衬底表面上光反射高，存在的问题为，杂质掺入层的光吸收率低且激活效率低。近年来，以下方法已经被提出(例如，专利文件1)。根据该方法，Ge离子被注入半导体衬底中，使得该半导体衬底变为具有预非晶(preamorphous)结构。随后，杂质通过离子注入被掺入，且具有高的光吸收系数的吸收层形成于其上。此外，氧化物层形成为该吸收层的一部分以调整反射率。专利文件1美国专利No.6,303,476 上述方法为在离子注入层上执行的方法。形成氧化物层以降低反射率。然而，需要在退火工艺中辐射大的能量以降低薄层电阻。具体而言，在激光退火中，由于每一个激光辐射的激光辐射面积小，所以存在难以降低薄层电阻的问题。具体而言，当杂质掺入深度被降低以形成浅接合时，或者当在接合中形成更浅的接触时，载流子密度通过退火被增大以改善激活效率。为此，需要大的能量。结果，由于杂质扩散长度增大，所以难以精细地形成浅杂质掺入区。
技术实现思路
为了解决上述问题而进行本专利技术，本专利技术一个方面的目标为降低反射率，有效地将能量施加到杂质掺入层，以及降低该杂质掺入层的薄层电阻。专利技术人已经发现以下内容。也就是说，当掺入条件和抗反射层被最优组合时，和现有技术相比，在退火期间可以进一步降低辐射光的反射率。此外，在退火期间当能量被施加到杂质掺入层时，可以降低该杂质掺入层的薄层电阻。根据本专利技术的一个方面，掺入杂质的方法包括使用等离子体掺入方法将杂质掺入固态基体的步骤、在该固态基体上形成起着降低光反射的功能的抗光反射层的步骤、以及通过光辐射执行退火的步骤。根据上述掺入杂质的方法，由于退火期间辐射光的反射率降低，可以有效地将能量施加于杂质掺入层以及降低该杂质掺入层的薄层电阻。此外，根据上述掺入杂质的方法，使用等离子体掺入方法在固态基体内掺入杂质的步骤包括测量该杂质掺入区域的光学特性和厚度的步骤，以及基于测量的光学特性和厚度而选择抗光反射层的步骤。根据上述掺入杂质的方法，预先测量该杂质掺入区域的光学特性，基于该光学特性形成优化的抗反射层且随后退火该抗反射层。此外，反射率被高度精确地降低，且能量和有效光可以有效地被辐射到杂质掺入层以激活掺入的杂质。结果，可以降低该杂质掺入层的薄层电阻。根据上述掺入杂质的方法，在选择步骤中选择抗光反射层，使得该杂质掺入区域对执行退火步骤中使用的光的吸收率最大。根据上述掺入杂质的方法，该抗光反射层被选择成使得该杂质掺入区域对光的吸收率最大。因此，可以更有效地激活掺入的杂质，并可以以最小的能量激活该掺入的杂质。为此，可以降低扩散长度，维持小的杂质掺入深度，并改善退火激活效率。结果，由于载流子密度增大，可以形成具有低电阻的精细的浅的杂质掺入区域。此外，上述方法进一步包括，在掺入杂质的步骤之前，将该固态基体的表面改变为非晶结构的步骤。根据上述掺入杂质的方法，在使用等离子体掺入杂质的步骤之前，执行使用等离子体将该固态基体的表面改变为非晶结构的步骤。因此，可以更多地改善该杂质掺入区域的光吸收率。即使在这种情况下，当形成抗光反射层时，可以进一步降低退火期间的辐射光的反射率并有效地将能量施加于该杂质掺入层。结果，可以降低该杂质掺入层的电阻。此外，由于具有非晶结构的区域的光学特性不同于其他区域，能量吸收率仅在具有非晶结构的区域选择性地增大。结果，可以在更浅的区域内形成具有高的载流子浓度的杂质掺入区域。此外，在上述掺入杂质的方法中，该光学特性包括折射系数、消光系数、吸收系数、反射率、透射率和吸收率中任意一种。例如，该杂质掺入区域的反射率和透射率被测量，且抗光反射层被选择为使得反射率和透射率的和为最小。结果，可以获得更多数量的吸收光。此外，优选地该抗反射层选择为选择性地激活该杂质掺入区域。此外，在上述掺入杂质方法中，液晶衬底被用做固态基体。根据上述掺入杂质的方法，当在该液晶衬底上执行等离子体掺入时，抗光反射层是有效的并可以有效地将该抗光反射层施加于半导体工艺。此外，该抗光反射层对于具有SOI结构的衬底(晶体硅/氧化物层/晶体硅)、应变硅衬底以及多晶硅衬底是有效的。此外，在上述掺入杂质的方法中，该抗光反射层为半透明层，其折射系数小于该杂质掺入区域。根据上述掺入杂质的方法，通过利用折射系数小于该杂质掺入区域的该半透明层的干涉，可以降低反射率。考虑到器件工艺的一致性和可用性，例如在硅器件工艺中广泛使用的SiO2或Si3N4的半透明层是优选的。如果SiO2或Si3N4的成分被调整，则可以以更高精度调整该光学特性。此外，在上述掺入杂质的方法中，该抗光反射层为介电多层(dielectricmultilayer)。当使用由SiO2制成的单层时，反射率存在限制。然而，根据该掺入杂质的方法，可以利用介电多层的干涉；在该介电多层中，具有不同折射系数的两个介电层相互层叠。此外，随着层叠的层的数目增大，反射率降低。为此，可以进一步降低反射率。此外，在上述掺入杂质的方法中，波长为500nm以上的光被用于执行退火。波长为500nm以上的光具有小的吸收系数。为此，光传播至深的位置。结果，在该杂质掺入层以及抗反射层内容易发生多次散射。反射率最小时该杂质掺入层的物理性能对抗反射层厚度有着显著的影响。根据上述掺入杂质的方法，该杂质掺入层的物理性能在以下步骤中被控制，即，使用等离子体将固态基体改变为非晶结构的步骤以及使用等离子体掺入杂质的步骤。结果，与相关技术相比，可以显著降低反射率。此外，根据本专利技术的上述掺入杂质的方法包括，最小化反射率的步骤以及计算该杂质掺入层内优化的抗光反射层的厚度的步骤。可以使用多层计算软件计算该抗光反射层的厚度。随着层的数目增大，计算变得复杂。为此，该多层计算软件被用于改善计算效率。称为“Optas-Film”的计算软件被用于该计算。也可以使用透镜设计软件，例如称为“Code V”的软件。在根据本专利技术的上述掺入杂质的方法的形成抗光反射层的步骤中，可以使用等离子体CVD方法、溅射方法或者离子镀覆方法中的任意一种。此外，热固性方法可用于形成作为抗反射层的SiO2层。然而，由于工艺温度为900℃以上，掺入的杂质扩散到深处。根据该方法，可以使用能够降低工艺温本文档来自技高网...

【技术保护点】
一种掺入杂质的方法，包括步骤：使用等离子体掺入方法将杂质掺入固态基体，以形成杂质掺入区域；在所述固态基体上形成起着降低光反射的功能的抗光反射层；以及通过光辐射执行退火。

【技术特征摘要】
【国外来华专利技术】JP 2004-5-21 152300/20041.一种掺入杂质的方法，包括步骤使用等离子体掺入方法将杂质掺入固态基体，以形成杂质掺入区域；在所述固态基体上形成起着降低光反射的功能的抗光反射层；以及通过光辐射执行退火。2.根据权利要求1的掺入杂质的方法，还包括步骤测量所述杂质掺入区域的光学特性和厚度；以及基于所述测量的光学特性和厚度选择所述抗光反射层。3.根据权利要求2的掺入杂质的方法，其中在所述选择步骤中选择所述抗光反射层，使得所述杂质掺入区域对执行退火步骤中使用的所述光的吸收率最大。4.根据任一权利要求1至3的掺入杂质的方法，还包括步骤在所述掺入杂质步骤之前，将所述固态基体表面改变为非晶结构。5.根据权利要求2的掺入杂质的方法，其中所述光学特...

【专利技术属性】
技术研发人员：金成国，佐佐木雄一朗，水野文二，冈下胜己，伊藤裕之，奥村智洋，前嶋聪，中山一郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]