阵列基板及其制造方法技术

本发明专利技术关于一种阵列基板及其制造方法，该阵列基板包括一像素电极、一薄膜晶体管以及一储存电容线，而像素电极配置于由一扫描线与一数据线所组成的像素的上方。而薄膜晶体管则包括源极、漏极与栅极且分别连接于数据线、像素电极与扫描线。另外，储存电容线则配置为与数据线平行，并且具有一延伸部与扫描线平行，其中，储存电容线与数据线经由图案化同时形成。通过本发明专利技术可减少因正负极性的压差不一致，而形成的画面闪烁的现象。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种适用于减少画面闪烁的。
技术介绍
随着电子产业的发达，在显示器领域中，传统映像管显示器由于体积庞大且较笨重逐渐被轻薄短小化的显示器取代，其中一种显示器即为液晶显示器，在液晶显示器中又以薄膜晶体管液晶显示器(TFT-LCD)最被广为研究。在TFT-LCD中，液晶的反应速率问题也为研究的方向之一，在这种液晶显示器中，液晶的各个像素串联一个薄膜晶体管的开关元件，在一定时间内将液晶像素所需要的电荷输入后，将保持至下一次扫描时电荷重新输入。一般液晶的电容不大，要在下一次扫描时电荷重新输入前保持原先输入的电荷不流失，单靠液晶电容是无法保存的，所以需要并联一个储存电容结构来增加电容量，以保持电压，一般储存电容的设计以储存电容在栅极(Cs on gate)或储存电容在公共电极(Cs on common)。然而上述这种储存电容线与栅极电极线平行配置的方式，会造成数据线对储存电容线产生串扰效应，因此，有以储存电容线平行数据线的配置方式，改善此现象。如图1所示，一像素10均以两相邻的信号线11以及两相邻的扫描线12环绕，且具有一薄膜晶体管13做为开关元件，在该开关元件附近，则有信号线11与扫描线12交错。一储存电容线14配置平行于信号线11，此储存电容线14用以形成储存电容，且可连接每个像素10中的储存电容。一像素电极15横跨两条信号线11及两条扫描线12。然而，在这种储存电容线平行于信号线11的液晶显示面板中，当像素电极15横跨于两条扫描线12时，在薄膜晶体管13关掉的瞬间，扫描线12会通过寄生电容对像素电极15产生一个回踢电压(Kickback Voltage；ΔVp)，其表示式如下 ΔVp=(Vgh-Vgl)CgdClc+Ccs+Cgd]]>其中，Vgh为栅极开启时的电压、Vgl为栅极关闭时的电压、Clc为液晶电容、Ccs为储存电容以及Cgd为寄生电容，当寄生电容越大则回踢电压会越大，此回踢电压会使像素电极作极性变换时，因正负极的压差不一致，进而形成画面闪烁(flicker)。
技术实现思路
为解决上述问题，本专利技术提供一种阵列基板，其包括一基板、一栅极金属层、一栅极绝缘层、一半导体层、一图案化的金属层、一平坦层以及一像素电极。其中，栅极金属层可配置于基板表面，并且可作为一栅极与一扫描线。而栅极绝缘层可配置于基板上，并覆盖栅极金属层。半导体层可配置于对应于栅极上方的栅极绝缘层表面。另外，图案化的金属层可配置于半导体层表面与栅极绝缘层表面，包括半导体层表面的一源极及一漏极，以及栅极绝缘层表面的一储存电容线以及一数据线，其中储存电容线与数据线平行，并且具有一延伸部平行于扫描线。平坦层可覆盖于基板上。像素电极可配置于平坦层表面，与漏极电性连接，且重叠部分扫描线、部分数据线、部分储存电容线，以及延伸部。从而得到本专利技术的阵列基板。本专利技术的阵列基板中，还包括一欧姆接触层，其对应于栅极的两侧，且配置于半导体层及图案化的金属层之间。此外，在本专利技术的欧姆接触层中的材料例如可为N+-Si。本专利技术的阵列基板中，还包括一保护层，其配置于栅极绝缘层及图案化的金属层表面。本专利技术的阵列基板中，像素电极可以完全覆盖该储存电容线。另外，储存电容线的延伸部可与像素电极侧边切齐或者是与像素电极交错重叠。根据所述的阵列基板，其中，该像素电极为氧化铟锡电极或氧化铟锌电极。根据所述的阵列基板，其中，该栅极、该源极及该漏极作为一开关元件。根据所述的阵列基板，其中，该欧姆接触层与该金属层之间还包括一透明电极层，且该透明电极层与该像素电极连接。根据所述的阵列基板，其中，该透明电极层为氧化铟锡或氧化铟锌。依据上述本专利技术的阵列基板，例如可由下述，但不限于此的步骤制作。本专利技术还提供一种阵列基板的制造方法，其步骤包括首先，提供一基板。接着，在该基板上形成一栅极金属层，且栅极金属层可作为一栅极与一扫描线。然后，在基板上形成一栅极绝缘层，以覆盖栅极金属层。再在栅极绝缘层表面形成一半导体层，对应于栅极的上方。接着，在半导体层与栅极绝缘层表面形成一图案化的金属层，包括在半导体层表面彼此分离的一源极及一漏极，以及在该栅极绝缘层上的一储存电容线以及一数据线，该储存电容线可与数据线平行，并且该储存电容线具有一延伸部平行该扫描线。然后，在基板上形成一图案化的平坦层，以覆盖该图案化的金属层、栅极绝缘层及半导体层。最后，在平坦层表面形成一像素电极，重叠部分该扫描线、部分该数据线、部分该储存电容线以及该延伸部，且该像素电极与该漏极电性连接。本专利技术的阵列基板的制造方法中，还包括在该半导体层表面形成一欧姆接触层，配置于该半导体层及该图案化的金属层之间。本专利技术的阵列基板的制造方法中，还包括在该图案化的金属层及该栅极绝缘层表面与该图案化的平坦层之间形成一保护层。本专利技术的阵列基板的制造方法中，像素电极可以完全覆盖该储存电容线。另外，储存电容线的延伸部可与像素电极侧边切齐，即不超过像素电极外侧。另外，上述本专利技术在储存电容线的延伸部可与像素电极交错重叠，其原因在于当像素电极进行曝光时，像素电极的偏移可能会造成电容的变异，若将变异的区域局限于此，则变异量就相对减小，增加稳定性。上述本专利技术还可包括一储存电容公共线，以连接每个像素的储存电容线。上述本专利技术的，该储存电容线主要可使用导电的材料，优选为一金属电极线。而像素电极则可以为一透明电极，该透明电极主要是能够让背光穿透及接收信号以控制液晶透光，因此，只要是能够透光及导电的材料均可使用，优选则为一氧化铟锡(ITO)电极或氧化铟锌电极。上述本专利技术的中，其栅极、源极以及漏极为一薄膜晶体管元件，其主要作为开关元件，其中，源极以及漏极为同时制造而成。当在栅极施加很大的电压时，半导体层会感应出电荷，使得薄膜晶体管在断路的情况下开启，此时在漏极上加上一小电压，则会吸引更多电子进入沟道中，而在源极产生的电子将经电导通到由源极流向漏极(对应的电流则由漏极流到源极)，若栅极外加上负电压则相反，此即为该薄膜晶体管作为开关元件的用途，其中，半导体层优选可以使用非晶硅材料。另外，本专利技术的中，欧姆接触层及金属层之间可还包括一透明电极层，且该透明电极层与像素电极连接。该透明电极层可为氧化铟锡或氧化铟锌。此外，在本专利技术的中，平坦层使用的材料不限于有机材料、无机材料或者是多层结构所组成，只要其厚度足够产生平坦化的效果即可。此平坦层的厚度可介于约25000～35000(angstrom)。因此，本专利技术采用的储存电容线将延伸至像素电极及扫描线重叠的区域，用以遮蔽部分寄生电容，使得薄膜晶体管关掉的瞬间，减少了对像素电极产生的回踢电压，解决了公知技术中，同一灰阶画面下，像素电极作极性变换时，因正负极性的压差不一致，而形成画面闪烁的现象。附图说明图1为公知的液晶显示面板像素俯视图。图2为本专利技术一实施例的阵列基板像素俯视图。图3A至图3G为本专利技术一实施例的制造阵列基板像素的AA’线剖视图。图4A至图4F为本专利技术一实施例的制造阵列基板像素的BB’线剖视图。图5为本专利技术一实施例的阵列基板像素局部放大的俯视图。图6A至图6C为本专利技术另一实施例沿用图2的AA’线的制造另一阵列基板像素剖视图。图7A为本专利技术另一实施例沿用图2的AA’线的制造另一阵列基本文档来自技高网...

【技术保护点】
一种阵列基板，其包括：一基板；一栅极金属层，其配置于该基板表面，并且作为一栅极与一扫描线；一栅极绝缘层，其配置于该基板上，并覆盖该栅极金属层；一半导体层，其配置对应于该栅极上方的该栅极绝缘层表面；一图 案化的金属层，其配置于该半导体层表面及该栅极绝缘层表面，包括该半导体层表面的一源极及一漏极，以及该栅极绝缘层表面的一储存电容线以及一数据线，其中该储存电容线与该数据线平行，并且具有一延伸部平行于该扫描线；一平坦层，其覆盖于该基板上； 以及一像素电极，其配置于该平坦层表面，与该漏极电性连接，且重叠部分该扫描线、部分该数据线、部分该储存电容线，以及该延伸部。

【技术特征摘要】
1.一种阵列基板，其包括一基板；一栅极金属层，其配置于该基板表面，并且作为一栅极与一扫描线；一栅极绝缘层，其配置于该基板上，并覆盖该栅极金属层；一半导体层，其配置对应于该栅极上方的该栅极绝缘层表面；一图案化的金属层，其配置于该半导体层表面及该栅极绝缘层表面，包括该半导体层表面的一源极及一漏极，以及该栅极绝缘层表面的一储存电容线以及一数据线，其中该储存电容线与该数据线平行，并且具有一延伸部平行于该扫描线；一平坦层，其覆盖于该基板上；以及一像素电极，其配置于该平坦层表面，与该漏极电性连接，且重叠部分该扫描线、部分该数据线、部分该储存电容线，以及该延伸部。2.如权利要求1所述的阵列基板，还包括一欧姆接触层，其对应于该栅极的两侧，且配置于该半导体层及该图案化的金属层之间。3.如权利要求2所述的阵列基板，其中该欧姆接触层的材料为N+-Si。4.如权利要求1所述的阵列基板，还包括一保护层，其配置于该栅极绝缘层及该图案化的金属层表面。5.如权利要求1所述的阵列基板，其中，该像素电极完全覆盖该储存电容线。6.如权利要求1所述的阵列基板，其中，该储存电容线的延伸部与该像素电极侧边切齐。7.如权利要求1所述的阵列基板，其中，该储存电容线的延伸部与该像素电极交错重叠。8.如权利要求1所述的阵列基板，其中，该像素电极为氧化铟锡电极或氧化铟锌电极。9.如权利要求1所述的阵列基板，其中，该栅极、该源极及该漏极作为一开关元件。10.如权利要求2所述的阵列基板，其中，该欧姆接触层与该金属层之间还包括一透明电极层，且该透明电极层与该像素电极连接。11.如权利要求1所述的阵列基板，其中，该透明电极层为氧化铟锡或氧化铟锌。12.一种阵列基板的制造方法，其步骤包括提供一基板；在该基板上...

【专利技术属性】
技术研发人员：张峻桓，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]