半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，该半导体装置包括：一基底；一介电层，形成于该基底上；一开口，形成于该介电层中；一第一阻障层，覆盖于该开口的侧壁；一第二阻障层，覆盖于该第一阻障层上与该开口的底部；以及一导电层，填入该开口。本发明专利技术所述的半导体装置及其制造方法，提供一包含多重沉积与再溅镀步骤的制程以及极佳的再溅镀／沉积比例，使获得的金属阻障层的厚度极薄，而能有效降低内连线结构的阻值，例如能有效降低接触区与镶嵌导线间的阻值。此外，于沟槽角落的阻障层厚度亦可被控制，以避免再溅镀后产生的微沟槽现象，增加了元件的可靠性。

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置，特别是有关于一种无微沟槽的。
技术介绍
一般来说，集成电路中的内连线结构包括形成在基底上例如晶体管、电容、电阻或其类似物的半导体结构。被介电层分隔且由金属或金属合金构成的单或多层导电层，是形成在半导体结构上或作为该等半导体结构间的内部连结。目前，由于铜的高导电性，遂被应用在内连线结构的金属线。同时，具有较少制程步骤的金属线结构例如双镶嵌结构，亦已积极开发。双镶嵌结构的制程包括同时形成穿过介电层的一沟槽与一介层窗。介层窗底部的接触区是作为连接下层金属线或半导体结构的区域。阻障层是沿着介层窗与沟槽的侧壁与底部沉积，以避免金属线或插栓的成分扩散进入邻近的介电层。然而，若阻障层太厚，则不是一个理想导体，会徒增内连线结构的阻值。请参阅图1A，说明已知半导体装置的制造方法。首先，提供一基底100，基底100包含一接触区105，其上并形成有一介电层110。接着，蚀刻介电层110，以形成一双镶嵌开口110a，露出接触区105。双镶嵌开口110a的下半部为一宽度较窄的介层窗111，而上半部为一宽度较宽的沟槽112，且沟槽112底部是作为开口110a的肩膀113。之本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，该半导体装置包括：　　　　一基底；　　　　一介电层，覆盖于该基底上，其中于该介电层中形成有一开口；　　　　一第一阻障层，覆盖于该开口的侧壁；　　　　一第二阻障层，覆盖于该第一阻障层上与该开口的底部；以及　　　　一导电层，填入该开口。

【技术特征摘要】
US 2006-4-28 11/380,6661.一种半导体装置，其特征在于，该半导体装置包括一基底；一介电层，覆盖于该基底上，其中于该介电层中形成有一开口；一第一阻障层，覆盖于该开口的侧壁；一第二阻障层，覆盖于该第一阻障层上与该开口的底部；以及一导电层，填入该开口。2.根据权利要求1所述的半导体装置，其特征在于，该开口包括一沟槽、一介层窗或其组合。3.根据权利要求1所述的半导体装置，其特征在于，该第一阻障层包括氮化钽或氮化钛。4.根据权利要求1所述的半导体装置，其特征在于，该第二阻障层包括钽或钛。5.根据权利要求1所述的半导体装置，其特征在于，该第二阻障层的厚度是低于100埃。6.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包括提供一基底；形成一介电层于该基底上；形成一开口于该介电层中；沉积一第一阻障层于该开口的底部与侧壁；再...

【专利技术属性】
技术研发人员：曹荣志，陈科维，张世杰，林俞谷，王英郎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]